发明名称 | 匹配电路系统 | ||
摘要 | 本发明公开了一种匹配电路系统包括第一匹配单元、第二匹配单元及第三匹配单元。该第二匹配单元是耦接于该第一匹配单元与地端之间,和该第三匹配单元是耦接于该第二匹配单元与该第一匹配单元。该匹配电路系统是利用该第二匹配单元中的第一电容与第二电感,以部份抑制输入信号的第二谐波与第三谐波,利用该第一匹配单元中的第一电感与该第一电容匹配输入级电路的输入阻抗和滤除该输入信号的高频成份,然后再利用该第三匹配单元中的第二电容与第三电感和该第一匹配单元中的第四电容及该第一电感以抑制该输入信号的第二谐波与第三谐波。如此,相较于现有技术,输出级电路所接收的信号的谐波失真较小。 | ||
申请公布号 | CN103208975B | 申请公布日期 | 2016.09.21 |
申请号 | CN201210061590.X | 申请日期 | 2012.03.09 |
申请人 | 立积电子股份有限公司 | 发明人 | 万光烈 |
分类号 | H03H7/38(2006.01)I | 主分类号 | H03H7/38(2006.01)I |
代理机构 | 上海市锦天城律师事务所 31273 | 代理人 | 刘民选 |
主权项 | 一种匹配电路系统,包括:第一电感,具有第一端,及第二端,用以输入一输入信号;第一电容,具有第一端,耦接于该第一电感的第一端,及第二端;第二电感,具有第一端,耦接于该第一电容的第二端,及第二端,耦接于地端;第三电容,具有第一端;该匹配电路系统的特征在于还包括:第二电容,具有第一端,耦接于该第一电容的第一端,及第二端,耦接于该第三电容的第一端;及第三电感,具有第一端,耦接于该第二电容的第一端,及第二端,耦接于该第二电容的第二端;该第一电容与该第二电感用以于第一频率产生第一开路谐振,以部份抑制该输入信号的于第二频率的第二谐波与于第三频率的第三谐波;该第二电容与该第三电感用以于该第二频率或该第三频率对应地产生第二开路谐振,以对应地抑制该输入信号的该第二谐波或该第三谐波;且该第一频率介于该第二频率与该第三频率之间。 | ||
地址 | 中国台湾台北市 |