发明名称 | 具有逻辑运算和数据存储功能的可编程功能产生单元 | ||
摘要 | 本发明公开了一种FPGA电路中的k输入可编程功能产生单元。该功能产生单元由写操作控制模块、MC阵列、读操作控制模块构成。其中,写操作控制模块在细粒度RAM写操作时实现地址译码、写使能及时钟同步等功能。MC阵列中采用了一种能够存储不同来源数据的MC结构,在功能产生单元实现用户逻辑运算功能或细粒度ROM功能时,MC中的存储数据来自FPGA的配置控制器;在功能产生单元实现细粒度RAM功能时,MC中的存储数据来自用户电路。读操作控制模块在细粒度RAM或ROM的读操作时实现对MC阵列中所存储数据的读取操作,在用户逻辑运算时与MC阵列配合实现查找表(LUT)的功能。 | ||
申请公布号 | CN103633994B | 申请公布日期 | 2016.09.21 |
申请号 | CN201310155817.1 | 申请日期 | 2013.04.28 |
申请人 | 中国科学院电子学研究所 | 发明人 | 杨海钢;李威;高丽江 |
分类号 | H03K19/177(2006.01)I | 主分类号 | H03K19/177(2006.01)I |
代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 宋焰琴 |
主权项 | 一种具有逻辑运算和数据存储功能的可编程功能产生单元,该功能产生单元可被配置成实现用户逻辑运算功能、细粒度RAM功能或细粒度ROM功能的用户电路,其包括:写操作控制模块:其在用户电路实现细粒度RAM写操作时,控制存储单元阵列存储所述RAM中的用户数据;存储单元阵列:其在用户电路实现用户逻辑运算以及细粒度ROM功能时,用于存储配置数据;在用户电路实现细粒度RAM写操作时,用于存储所述RAM中的用户数据;读操作控制模块:其用于读出存储单元阵列中存储的数据;所述存储单元阵列包括多个存储单元,每个存储单元包括:两个反相器和4个NMOS管,其中一个反相器的两端分别经一个NMOS管接配置数据输入端,而另一个反相器的两端分别经一个NMOS管接用户数据输入端;且两个反相器首尾相接。 | ||
地址 | 100190 北京市海淀区北四环西路19号 |