一种可重构DBF算法硬件加速器及控制方法

摘要

本发明涉及可重构DBF算法硬件加速器及控制方法，所述加速器包括重构控制模块，接收上位机发出的DBF算法信息数据，并根据DBF算法信息决定是否发出重构控制信号；数据存储模块，用于完成对DBF算法信息数据的写入，存储和读出；DBF运算模块，从数据存储模块读取数据，完成DBF算法的运算并输出相应结果。有益效果为：解决了专用DBF处理器通用性差和通用处理器计算DBF速度慢的矛盾，可重构架构可以提升算法的灵活性，并且实现了源数据的全流水输出，提高了算法的运算效率和实时性。

主权项

一种可重构DBF算法硬件加速器，与上位机通信连接，其特征在于包括：重构控制模块，接收上位机发出的DBF算法信息数据，并根据DBF算法信息决定是否发出重构控制信号；     数据存储模块，用于完成对DBF算法信息数据的写入，存储和读出；DBF运算模块，从数据存储模块读取数据，完成DBF算法的运算并输出相应结果。