一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板

摘要

本申请公开了一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板，以降低顶栅型薄膜晶体管源电极与漏电极之间的电阻，提高顶栅型薄膜晶体管的电学性能。本申请公开的顶栅型薄膜晶体管，在有源层与栅极绝缘层之间形成有第一电极和第二电极，所述源电极通过设置在所述栅极绝缘层和所述源漏极绝缘层上的第一过孔与所述第一电极连接，所述漏电极通过设置在所述栅极绝缘层和所述源漏极绝缘层上的第二过孔与所述第二电极连接，并且，所述第一电极至少部分覆盖所述有源层的第一导体化区域，所述第二电极至少部分覆盖所述有源层的第二导体化区域。

主权项

一种顶栅型薄膜晶体管，其特征在于，包括：衬底基板、形成于所述衬底基板之上的有源层、形成于所述有源层之上的栅极绝缘层、形成于所述栅极绝缘层之上的栅电极、形成于所述栅电极之上的源漏极绝缘层以及形成于所述源漏极绝缘层之上的源电极和漏电极，其中，所述有源层与所述栅极绝缘层之间还形成有第一电极和第二电极，所述源电极通过设置在所述栅极绝缘层和所述源漏极绝缘层上的第一过孔与所述第一电极连接，所述漏电极通过设置在所述栅极绝缘层和所述源漏极绝缘层上的第二过孔与所述第二电极连接，并且，所述第一电极至少部分覆盖所述有源层的第一导体化区域，所述第二电极至少部分覆盖所述有源层的第二导体化区域。