发明名称 |
半导体器件及其形成方法 |
摘要 |
一种半导体器件及其形成方法,其中,半导体器件的形成方法包括:提供衬底,衬底表面具有第一导电层,第一导电层表面具有牺牲层,牺牲层表面具有掩膜层,掩膜层暴露出部分牺牲层表面;以掩膜层为掩膜,刻蚀牺牲层,直至暴露出第一导电层为止,在牺牲层内形成第一开口和第二开口;在掩膜层表面、第一开口和第二开口的侧壁和底部表面形成导电膜;在导电膜表面形成填充满第一开口和第二开口的介质层;在形成介质层之后,去除掩膜层表面的部分导电膜,以图形化导电膜,在第一开口内形成第一插塞,在第二开口内形成第二插塞,在掩膜层表面形成第二导电层,第二插塞与第二导电层电学断路,第二导电层与第一插塞电连接。所形成的半导体器件性能稳定良好。 |
申请公布号 |
CN104743504B |
申请公布日期 |
2016.08.31 |
申请号 |
CN201310754040.0 |
申请日期 |
2013.12.31 |
申请人 |
中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
发明人 |
伏广才;张先明;刘庆鹏 |
分类号 |
B81C1/00(2006.01)I;B81B3/00(2006.01)I;B81B7/00(2006.01)I |
主分类号 |
B81C1/00(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种半导体器件的形成方法,其特征在于,包括:提供衬底,所述衬底表面具有第一导电层,所述第一导电层表面具有牺牲层,所述牺牲层表面具有掩膜层,所述掩膜层暴露出部分牺牲层表面;以所述掩膜层为掩膜,刻蚀所述牺牲层,直至暴露出第一导电层为止,在牺牲层内形成第一开口和第二开口;在所述掩膜层表面、第一开口和第二开口的侧壁和底部表面形成导电膜;在所述导电膜表面形成填充满第一开口和第二开口的介质层;在形成介质层之后,去除掩膜层表面的部分导电膜,以图形化所述导电膜,在第一开口内形成第一插塞,在第二开口内形成第二插塞,在掩膜层表面形成第二导电层,所述第二插塞与第二导电层电学断路,所述第二导电层与第一插塞电连接。 |
地址 |
201203 上海市浦东新区张江路18号 |