发明名称 防止并联电抗器合闸时差动保护误动的方法
摘要 本发明提供一种防止并联电抗器合闸时差动保护误动的方法,包括:获取并联电抗器首端的三相电流基波有效值以及尾端的三相电流基波有效值;获取并联电抗器尾端的三相电流二次谐波有效值;根据所述首端和尾端的三相电流基波有效值、尾端的三相电流二次谐波有效值进行差动保护。上述方案中根据并联电抗器首端和尾端的三相电流基波有效值、尾端的三相电流二次谐波有效值进行差动保护,这样就可以提供更为精确的差动保护,防止误动对系统造成的影响。
申请公布号 CN105914705A 申请公布日期 2016.08.31
申请号 CN201610397422.6 申请日期 2016.06.07
申请人 国家电网公司;许继集团有限公司;许继电气股份有限公司;许昌许继软件技术有限公司 发明人 孟乐;刘星;张建雨;杨振良;胡志明;吴水兰;毛林;王龙;赵呈轩;赵彪;邱舵;雷国显
分类号 H02H3/28(2006.01)I 主分类号 H02H3/28(2006.01)I
代理机构 北京远大卓悦知识产权代理事务所(普通合伙) 11369 代理人 贺持缓
主权项 一种防止并联电抗器合闸时差动保护误动的方法,其特征在于,包括:获取并联电抗器首端的三相电流基波有效值以及尾端的三相电流基波有效值;获取并联电抗器尾端的三相电流二次谐波有效值;根据所述首端和尾端的三相电流基波有效值、尾端的三相电流二次谐波有效值进行差动保护。
地址 100031 北京市西城区西长安街86号