一种数字信号处理器的编译器

摘要

一种数字信号处理器的编译器，包括依次串接的语法检查单元、编译单元、第一级链接器、优化单元、运算步排布器及第二级链接器，其中语法检查单元进行语法检查，编译单元将模型描述文件编译成DSP适用的汇编级别代码输出至第一级链接器，第一级链接器把编译单元输出的汇编代码链接起来，找出同步数据信息，生成各个频率下函数的链接关系；优化单元对第一级链接器输出的数据进行一次优化，运算步排布器完成每个频率下的编排之后需要根据情况链接上同步寄存器操作，完成需在每个频率下运算的相关代码，第二级链接器将运算步排布器排布之后的链表进行二次的链接，插入分频跳转指令，最终完成整体DSP代码的链接，最后输出处理器适用的微代码。

主权项

一种数字信号处理器的编译器，包括依次串接的语法检查单元、编译单元、第一级链接器、优化单元、运算步排布器及第二级链接器，其中语法检查单元在编译单元进行代码编译之前进行语法检查，保证用户输入的模型可被编译并且可被链接；编译单元首先读取语法检查单元经语法检查后的模型描述文件，将之编译出DSP适用的汇编级别代码输出至第一级链接器，第一级链接器把编译单元输出的汇编代码链接起来，找出同步数据信息，生成各个频率下函数的链接关系；优化单元对第一级链接器输出的数据进行一次优化以减小其体积，运算步排布器完成每个频率下的编排之后需要根据情况链接上同步寄存器操作，完成需在每个频率下运算的相关代码，第二级链接器将运算步排布器排布之后的链表进行二次的链接，插入分频跳转指令，最终完成整体DSP代码的链接，最后输出处理器适用的微代码，其中运算步排布器完成每个频率下的编排之后根据以下情况链接上同步寄存器操作：如果某个频率段只有一个运算步添加了函数链，则此额外附加的数据同步操作省略；当某个频率段有2个或者2个以上的运算步添加了函数链，运算步排布器会在最后一个运算步的尾端链接上输入和输出数据的同步操作；当有整个运算的数据输入或当前运算步内有乘除法或者开方操作时的相应数据的更新，同步操作不论运算步的使用数量都将执行。