发明名称 |
一种基于模型替换的FPGA中blackbox的等效性检查方法 |
摘要 |
本发明属于一种电子硬件测试方法,具体涉及一种基于模型替换的FPGA中blackbox的等效性检查方法。它包括,使用逻辑等效性检查工具formalpro比对FPGA程序原始设计和综合后网表中逻辑的一致性,找到模型结构发生变化的blackbox器件;分析网表中不匹配blackbox器件的端口连接关系,计算其中的未连接端口连线和常置0或1的无效端口连线个数;将网表中多个blackbox器件合并成与原始设计中一致的单个blackbox器件,端口位数与原设计一致;删除网表中模型替换后器件的多余端口连线;修改网表中器件端口名称,与原始设计保持一致。其优点是:建立与设计代码端口名称一致的模型,使逻辑等效性检查工具通过器件端口名称自动完成匹配,有效提高逻辑等效性检查的效率。 |
申请公布号 |
CN105893200A |
申请公布日期 |
2016.08.24 |
申请号 |
CN201410558566.6 |
申请日期 |
2014.10.21 |
申请人 |
北京京航计算通讯研究所 |
发明人 |
王栋;宋悦;刘军 |
分类号 |
G06F11/26(2006.01)I |
主分类号 |
G06F11/26(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种基于模型替换的FPGA中blackbox的等效性检查方法,其特征在于:它包括以下步骤:步骤1:使用逻辑等效性检查工具formalpro比对FPGA程序原始设计和综合后网表中逻辑的一致性,找到模型结构发生变化的blackbox器件,即端口不匹配的blackbox器件;步骤2:分析网表中不匹配blackbox器件的端口连接关系,计算其中的未连接端口连线和常置0或1的无效端口连线个数;步骤3:将网表中多个blackbox器件合并成与原始设计中一致的单个blackbox器件,端口位数与原设计一致;步骤4:删除网表中模型替换后器件的多余端口连线;步骤5:修改网表中器件端口名称,与原始设计保持一致。 |
地址 |
100074 北京市丰台区云岗西里1号院通信楼 |