发明名称 |
一种基于忆阻器与MOS管的异或门逻辑电路及其实现方法 |
摘要 |
本发明涉及一种基于忆阻器与MOS管的异或门逻辑电路,包括第一忆阻器M1与第二忆阻器M2,第一忆阻器M1的负端作为第一输入端V1与第一PMOS管P1的源极连接,第二忆阻器M2的负端作为第二输入端V2与第二PMOS管P2的源极连接;还包括第一NMOS管N1与第二NMOS管N2,第一忆阻器M1的正端、第二忆阻器M2的正端、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的栅极互相连接;第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的漏极互相连接并作为输出端Vout,第一NMOS管N1的源极与第二NMOS管N2的源极互相连接且接地;本发明还涉及一种基于忆阻器与MOS管的异或门逻辑电路的实现方法。本发明为忆阻器在逻辑运算中可发挥的作用提供了一种新的思路。 |
申请公布号 |
CN105897254A |
申请公布日期 |
2016.08.24 |
申请号 |
CN201610325873.9 |
申请日期 |
2016.05.17 |
申请人 |
福州大学 |
发明人 |
魏榕山;李睿;王珏 |
分类号 |
H03K19/21(2006.01)I |
主分类号 |
H03K19/21(2006.01)I |
代理机构 |
福州元创专利商标代理有限公司 35100 |
代理人 |
蔡学俊 |
主权项 |
一种基于忆阻器与MOS管的异或门逻辑电路,其特征在于:包括第一忆阻器M1与第二忆阻器M2,所述第一忆阻器M1的负端作为第一输入端V1与第一PMOS管P1的源极连接,所述第二忆阻器M2的负端作为第二输入端V2与第二PMOS管P2的源极连接;还包括第一NMOS管N1与第二NMOS管N2,第一忆阻器M1的正端、第二忆阻器M2的正端、第一PMOS管P1的栅极、第二PMOS管P2的栅极、第一NMOS管N1的栅极与第二NMOS管N2的栅极互相连接;第一PMOS管P1的漏极、第二PMOS管P2的漏极、第一NMOS管N1的漏极与第二NMOS管N2的漏极互相连接并作为输出端Vout,所述第一NMOS管N1的源极与第二NMOS管N2的源极互相连接且接地。 |
地址 |
350108 福建省福州市闽侯县上街镇大学城学园路2号福州大学新区 |