发明名称 一种基于相位选择插值型的半速率时钟数据恢复电路
摘要 本发明公开了一种基于相位选择插值型的半速率时钟数据恢复电路,目的在于解决目前现有结构中产生一对可调节正交时钟信号的相位选择插值电路过于繁杂的问题,提出了一种新型的相位选择插值电路的组合方法。所述基于相位选择/插值型的半速率时钟数据恢复电路包括半速率Bang‑Bang型鉴相器、相位选择器、相位插值器、数字滤波器、数字控制器以及外环参考时钟,本相位选择插值电路比原先结构少用了一组相位选择电路,在保证产生一对可调节正交时钟信号的同时,减小了电路的规模,进而减小了后续版图的面积,降低了整体电路的功耗。
申请公布号 CN103414464B 申请公布日期 2016.08.17
申请号 CN201310342749.X 申请日期 2013.08.08
申请人 南京邮电大学 发明人 张长春;李轩;李卫;郭宇锋;刘蕾蕾
分类号 H03L7/089(2006.01)I 主分类号 H03L7/089(2006.01)I
代理机构 南京经纬专利商标代理有限公司 32200 代理人 叶连生
主权项 一种基于相位选择插值型的半速率时钟数据恢复电路,其特征在于,所述半速率时钟数据恢复电路包括半速率Bang‑Bang型鉴相器、数字滤波器、数字控制器、第一相位选择器、第二相位选择器、第一相位插值器、第二相位插值器以及外环参考时钟;所述第一相位选择器接收外环参考时钟输出的相位分别为0°和180°的2路差分时钟信号,在第一相位选择控制信号控制下,进行2选1的操作生成第一差分时钟信号Clk_1;所述第二相位选择器接收外环参考时钟输出的相位分别为90°和270°的2路差分时钟信号,在第二相位选择控制信号控制下,进行2选1的操作生成第二差分时钟信号Clk_2;所述第一相位插值器接收第一差分时钟信号Clk_1和第二差分时钟信号Clk_2,在第三相位插值器控制信号C_PI控制下,对第一差分时钟信号和第二差分时钟信号做相位插值生成第一恢复时钟信号Clk_I;所述第二相位插值器接收第二差分时钟信号Clk_2的反相信号和第一差分时钟信号Clk_1,在第三相位插值器控制信号C_PI控制下,对第二差分时钟信号的反相信号和第一差分时钟信号做相位插值生成第二恢复时钟信号Clk_Q;所述半速率Bang‑Bang型鉴相器接收输入数据和相位插值器输出的恢复时钟信号,比较二者的相位关系生成第一超前信号和第二滞后信号;所述数字滤波器接收半速率Bang‑Bang型鉴相器输出的第一超前信号UP和第二滞后信号DN,生成并输出第一滤波后超前信号UP<sub>F</sub>和第二滤波后滞后信号DN<sub>F</sub>;所述数字控制器在分频时钟信号控制下,接收第一滤波后超前信号UP<sub>F</sub>和第二滤波后滞后信号DN<sub>F</sub>,输出第一相位选择控制信号C_PS1、第二相位选择控制信号C_PS1和第三相位插值器控制信号C_PI,前两者分别控制第一相位选择器、第二相位选择器,第三者同时控制第一相位插值器和第二相位插值器;所述半速率时钟数据恢复电路直到第二恢复时钟信号和输入数据的相位对准即达到环路锁定,同时从半速率Bang‑Bang型鉴相器中恢复出两路分接后的数据。
地址 210003 江苏省南京市鼓楼区新模范马路66号