发明名称 |
等离子体蚀刻方法 |
摘要 |
本发明的解决课题在于提供一种可于宽能隙半导体基板形成锥形的凹部的等离子体蚀刻方法。解决手段如下:在宽能隙半导体基板K的表面,形成蚀刻速度大于该宽能隙半导体基板K的高速蚀刻膜E,并于其上形成具有开口部的屏蔽M。然后,将形成有高速蚀刻膜E及屏蔽M的宽能隙半导体基板K载置于基台上,并将该宽能隙半导体基板K加热至200℃以上,之后,将供给至处理腔室内的蚀刻气体等离子体化并且对基台供给偏压电位,由此蚀刻宽能隙半导体基板K。 |
申请公布号 |
CN103828028B |
申请公布日期 |
2016.08.17 |
申请号 |
CN201280042052.4 |
申请日期 |
2012.08.16 |
申请人 |
SPP科技股份有限公司 |
发明人 |
村上彰一;池本尚弥 |
分类号 |
H01L21/3065(2006.01)I |
主分类号 |
H01L21/3065(2006.01)I |
代理机构 |
北京科龙寰宇知识产权代理有限责任公司 11139 |
代理人 |
孙皓晨 |
主权项 |
一种等离子体蚀刻方法,其特征在于:其为使用等离子体化的反应性蚀刻气体,对载置于处理腔室内的基台上的宽能隙半导体基板进行等离子体蚀刻的方法;且进行以下步骤:成膜步骤,利用上述反应性蚀刻气体等离子体化而生成的反应种,而将包含以快于上述宽能隙半导体基板的构成成分的速度蚀刻的成分的高速蚀刻膜通过蒸镀法形成于所述宽能隙半导体基板的表面;屏蔽形成步骤,在形成于所述宽能隙半导体基板的表面的高速蚀刻膜上,形成具有开口部的屏蔽;及蚀刻步骤,将所述宽能隙半导体基板载置于所述处理腔室内的基台上,将所述反应性蚀刻气体供给至所述处理腔室内进行等离子体化,并且对载置有所述宽能隙半导体基板的基台施加偏压电位,利用所述等离子体化的反应性蚀刻气体而通过所述开口部蚀刻所述高速蚀刻膜及所述宽能隙半导体基板;所述蚀刻步骤通过蚀刻所述高速蚀刻膜使所述宽能隙半导体基板的表面露出,且使所述宽能隙半导体基板中位于所述屏蔽下面的部分露出,并蚀刻所述宽能隙半导体基板,从而在该宽能隙半导体基板上形成锥状的蚀刻构造。 |
地址 |
日本东京都千代田区大手町一丁目3番2号经团连会馆15阶 |