一种视频码流输出的控制及处理方法、芯片、系统

摘要

本发明实施例公开了一种视频码流输出的控制及处理方法、芯片、系统，涉及图像处理领域，用以提供一种对视频码流进行分割及输出的控制方案，解决了由于行缓存不足而造成的图像显示失败的问题。在本发明实施例中，由SOC中的Line‑Buffer按照预设字段长度扫描图像帧码流中的每个行数据链；根据由Line‑Buffer扫描到的图像数据，生成第一子码流；同时，将各个行数据链中未被Line‑Buffer扫描到的图像数据，打包封装为第二子码流；并将第一子码流输出至逻辑板TCON，将第二子码流缓存到动态随机存储器DDR中，并在第一子码流输出完成时刻，控制TCON从DDR中读取第二子码流；从而解决了上述问题。

主权项

一种芯片级系统SOC芯片，其特征在于，该芯片包括：缓存单元，用于接收并缓存待处理图像帧码流；行缓存Line‑Buffer，用于按照预设字段长度扫描所述图像帧码流中的每个行数据链；控制单元，用于根据由所述Line‑Buffer扫描到的图像数据，生成第一子码流；同时，将各个行数据链中未被所述Line‑Buffer扫描到的图像数据，打包封装为第二子码流；并将所述第一子码所述流输出至逻辑板TCON，将第二子码流缓存到动态随机存储器DDR中，并在所述第一子码流输出完成时刻，控制所述TCON从所述DDR中读取第二子码流。