DETERMINISTIC CLOCK CROSSING

摘要

클록 크로싱을 위한 기법들 및 장치들이 개시된다. 제1 다이 상의 리셋 회로는 단일 에지를 식별하는 기준 클록에 동기하는 포워딩된 FIFO 리셋 신호를 생성한다. 제1 다이 상의 클록 생성 회로는 기준 클록 신호를 생성한다. 제1 다이 상의 제어 회로는 포워딩된 클록 에지를 식별하는 포워딩된 클록에 동기하는, 포워딩된 신호를 생성하고, 송신 PLL이 락하는 포워딩된 클록 에지는 단일 기준 에지에 대해 고정된 타이밍 관계를 갖는다. 제2 다이 상의 위상 고정 루프(PLL)는 기준 클록 신호를 수신하도록 연결되고, PLL은 로컬 클록 신호를 생성한다. 순환 FIFO는 포워딩된 클록에 의해 전진되는 기입 포인터 및 로컬 클록에 의해 전진되는 판독 포인터를 갖는다.