| 摘要 |
본 발명은 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법에 관한 것이다. 본 발명에 따른 불휘발성 메모리 장치는 공통 소스 라인 보상 로직을 포함한다. 본 발명의 실시 예에 따르면, 공통 소스 라인 보상 로직은 선택 워드 라인 또는 선택 비트 라인에 제공되는 바이어스 전압에 공통 소스 라인의 노이즈 전압을 보상한다. 보상되는 공통 소스 라인의 노이즈 전압은 행 어드레스에 따라 변경되어 보상된다. 프로그램 검증 동작 또는 읽기 동작 시에, 동작되는 메모리 셀들의 소스에 흐르는 온 셀 전류는 공통 소스 라인을 통해 접지로 흐르면서 감소된다. 공통 소스 라인들 그리고 메모리 셀들에 존재하는 기생 저항 등이 감소의 원인이 된다. 따라서, 프로그램 검증 동작 또는 읽기 동작 시에, 공통 소스 라인 보상 로직은 감소되기 전의 온 셀 전류가 선택 메모리 셀에 흐르도록, 선택 워드 라인 또는 선택 비트 라인에 제공되는 바이어스 전압에 공통 소스 라인의 노이즈 전압을 보상한다. |
