基准电压产生电路

摘要

本发明提出了一种基准电压产生电路，在基准电压电路和读电路之间添加一个驱动缓冲电路，减少现有技术中基准电压产生电路原有的负载，使基准电压产生电路只与驱动缓冲电路的栅极相连，有效的缩短基准电压的建立时间，使读电路重置时间缩短，进而提高读取速度，基准电压电路改进后较原有设计更为简化，电路在面积和功耗方面也有所减。

主权项

一种基准电压产生电路，用于对读电路提供基准电压，其特征在于，包括：参考电压电路、基准电压电路以及驱动缓冲电路，其中，所述参考电压电路产生参考电压，并提供给所述基准电压电路，所述基准电压电路产生基准电压，并通过所述驱动缓冲电路输出至读电路,所述驱动缓冲电路为差分负反馈电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管，所述第一PMOS管源极和衬底端短接并接一工作电压，栅极接第一使能信号，漏极与所述第二PMOS管和第三PMOS管的源极相连，所述第二PMOS管和第三PMOS管的衬底端相连并接所述工作电压，所述第二PMOS管的栅极接来自所述基准电压电路的基准电压输出端，所述第三PMOS管的栅极与漏极短接并输出所述基准电压，所述第二PMOS管和第三PMOS管的漏极分别与所述第一NMOS管和第二NMOS管的源极相连，所述第一NMOS管和第二NMOS管的栅极相连并与所述第一NMOS管的源极短接，所述第一NMOS管和第二NMOS管的衬底端、漏极均接地。