| 主权项 |
一种存储器电路，包括：一第一组存储器阵列，包括：一第一存储器阵列，耦接至一第一组输入/输出接口，以及一第二存储器阵列，耦接至一第二组输入/输出接口；一第二组存储器阵列，包括一第三存储器阵列，耦接至一第三组输入/输出接口，以及一第四存储器阵列，耦接至一第四组输入/输出接口；多个冗余位元线，包括：至少一第一冗余位元线，用以选择性修复该第一组存储器阵列的一第一失效位元晶格；以及至少一第二冗余位元线，用以选择性修复该第二组存储器阵列的一第二失效位元晶格；至少一信息列，耦接至该第一组存储器阵列与该第二组存储器阵列，其中该至少一信息列包括多个字元线与多个位元线，而至少二该字元线用以暂存该存储器电路的一存储器晶格中一失效地址的位元；以及至少一冗余页，耦接至该第一组存储器阵列与该第二组存储器阵列，其中该至少一冗余页用以修复该第一组存储器阵列与该第二组存储器阵列的至少一存储器页，其中该失效地址储存于该至少一信息列的所述多个位元线中的4个位元线之中，所述4个位元线的每一者耦接至该第一组输入/输出接口、该第二组输入/输出接口、该第三组输入/输出接口与该第四组输入/输出接口中的一组对应的输入/输出接口中的一输入/输出接口，该失效地址的一部分用以辨识一组所对应的存储器阵列中的多个位元线中何者为具有该失效地址的该存储器晶格的所在，并且该失效地址的另一部分用以辨识该组对应的输入/输出接口中何者为具有该失效地址的该存储器晶格的失效位元线所耦接的接口。 |
