基于区域时钟的优化FPGA芯片布局的方法

摘要

本发明涉及一种基于区域时钟的优化FPGA芯片布局的方法，包括:初始化网表，在所述网表中例化区域时钟缓冲器rbuf和寄存器reg，确定rbuf和reg之间的连接关系；根据所述连接关系，将一个rbuf和所述一个rbuf驱动的多个reg封装为一个宏单元；基于所述宏单元进行全局布局，确定每一个宏单元的布局区域；在所述布局区域内进行局部布局，在每一个所述宏单元内确定每个reg的布局位置。本发明提供的方法，能够将同一区域时钟驱动的寄存器的物理位置设置在一个较小的区域内，实现了FPGA布局的优化，减小后续时钟线的布线长度，提高可布性，降低FPGA芯片的功耗。

主权项

一种基于区域时钟的优化FPGA芯片布局的方法，其特征在于，所述方法包括:初始化网表，在所述网表中例化区域时钟缓冲器和寄存器，确定所述区域时钟缓冲器和所述寄存器之间的连接关系；根据所述连接关系，将一个区域时钟缓冲器和所述一个区域时钟缓冲器驱动的多个寄存器封装为一个宏单元；基于所述宏单元进行全局布局，确定每一个宏单元的布局区域；在所述布局区域内进行局部布局，在每一个所述宏单元内确定每个寄存器的布局位置。