一种支持多路时钟的无毛刺切换电路

摘要

本发明提供一种支持多路时钟的无毛刺切换电路，包括寄存器、与门、第一选择器、寄存器组、译码电路、多时钟互锁电路及时钟选择器；通过译码电路对时钟选择信号实现独热码形式的译码，将log₂N位时钟选择信号转变为N位独热码编码的译码结果，保证了有效时钟使能信号的唯一性和排他性，同时多路互锁电路根据当前输出的时钟使能对译码结果进行处理，若当前输出的时钟使能与译码结果不相等，在首先关闭所有的时钟使能，再将译码结果作为新的时钟使能信号打开对应的时钟，实现时钟信号的无毛刺切换。本发明可以实现N路输入时钟的无毛刺切换，支持任意的切换顺序，为整体电路的工作模式提供了更强的灵活性。

主权项

一种支持多路时钟的无毛刺切换电路，其特征在于，包括寄存器(102)、与门(103)、第一选择器(201)、寄存器组(202)、译码电路(203)、多时钟互锁电路(300)及时钟选择器(401)；寄存器(102)根据系统时钟clk_sys对输入进行采样；输入的时钟切换请求clk_s_req连接至寄存器(102)的D端和与门(103)的一个输入端；寄存器(102)Q端的输出取反后连接与门(103)的另一个输入端；输入的系统时钟clk_sys分别连接至寄存器(102)和寄存器组(202)的clk端；输入的N路时钟输入连接至多时钟互锁电路(300)中的无毛刺时钟管理电路(301)，其中N为正整数；输入的异步复位信号连接至该电路内所有的寄存器复位端；输入的时钟选择信号clk_sel输入至第一选择器(201)的一个输入端；与门(103)的输出端连接至第一选择器(201)的控制端；第一选择器(201)的输出端连接寄存器组(202)的D端，寄存器组(202)的Q端分别连接第一选择器(201)的另一输入端和译码电路(203)的输入端；译码电路(203)输出的N位译码结果clk_pre_en传递给多路时钟互锁电路(300)；多路时钟互锁电路(300)根据N路时钟输入和N位译码结果，将N位时钟信号、监测结果CR和N位关断标志信号clk_gate_s输出至时钟选择器(401)；待监测结果CR为高电平时，时钟选择器(401)据N位关断标志信号clk_gate_s和N位时钟信号的一一对应关系，将N位关断标志信号clk_gate_s内部仅有的一位高电平比特位对应的时钟选通至电路的时钟输出CLK_O。