基于增强型LUT5结构的二进制加减法器

摘要

本发明涉及二进制加减法器，公开了一种基于增强型LUT5结构的二进制加减法器。本发明中，该二进制加减法器包括增强型5输入LUT5结构、进位链结构和本位异或结构，该LUT5结构利用两个3输入共享的LUT4结构同时实现两位的加减法逻辑，端口资源利用率达到了4/5，且实现可控加减法逻辑（带有加减控制信号输入）时，端口资源利用率更是达到了5/5=100%，相比现有的独立4输入查找表结构实现1位加/减法，端口利用率增加了30%，大大提高了面积利用率。此外，进位链结构包括2位超前进位链结构，将2位进位链逻辑延迟从传统的两个选择器降低到了一个三态反相器的延迟时间，减少了进位传输延迟，提高了加减法器的工作频率。

主权项

一种基于增强型查找表LUT5结构的二进制加减法器，包括LUT5结构、进位链结构、第一本位异或结构和第二本位异或结构，其特征在于：所述LUT5结构包括第一LUT4结构和第二LUT4结构；第一LUT4结构包括四个LUT2结构和第一4选1选择器，第二LUT4结构包括四个LUT2结构和第二4选1选择器，所述LUT2结构的两个输入端分别接第一二进制数的第一位和第二位，所述第一4选1选择器和第二4选1选择器的各四个输入端分别接相应的各四个LUT2结构的输出端，第一4选1选择器的两个控制端分别接加减控制信号和第二二进制数的第一位，第二4选1选择器的两个控制端分别接所述加减控制信号和第二二进制数的第二位；在所述加减控制信号为0时，第一LUT4结构输出第一二进制数的第一位和第二二进制数的第一位的异或结果，第二LUT4结构输出第一二进制数的第二位和第二二进制数的第二位的异或结果；在所述加减控制信号为1时，第一LUT4结构输出第一二进制数的第一位和第二二进制数的第一位的异或的反相结果，第二LUT4结构输出第一二进制数的第二位和第二二进制数的第二位的异或的反相结果；所述进位链结构配置成接收第一二进制数的第一位和第二位、第一LUT4结构和第二LUT4结构的输出结果以及前级进位信号，并输出第一进位信号和第二进位信号，所述前级进位信号是另一二进制加减法器的第二进位信号；所述第一本位异或结构配置成接收所述前级进位信号、第一LUT4结构的输出结果并输出第一本位结果，所述第二本位异或结构配置成接收所述第一进位信号、第二LUT4结构的输出结果并输出第二本位结果。