发明名称 |
半导体器件以及用于制造半导体器件的方法 |
摘要 |
本发明公开了一种半导体器件以及用于制造半导体器件的方法,该半导体器件包括:栅电极,形成在第一导电类型的半导体衬底的第一区域上方;第一导电类型的源极区和漏极区,形成在栅电极的两侧;第二导电类型的沟道掺杂层,至少形成在沟道区的源极区侧的区域中,该沟道掺杂层具有第二导电类型的掺杂剂的浓度的浓度梯度,其朝向漏极区降低;第二导电类型的第一阱,具有第二导电类型的掺杂剂的浓度的浓度梯度,其朝向漏极区降低;以及第二导电类型的第二阱,形成在第一区域中,连接至第一阱且位于第一阱下方。本发明可形成所需导电类型的高耐压晶体管,同时抑制了工艺的数量增加。 |
申请公布号 |
CN103208494B |
申请公布日期 |
2016.06.01 |
申请号 |
CN201310017003.1 |
申请日期 |
2013.01.17 |
申请人 |
富士通半导体股份有限公司 |
发明人 |
岛昌司 |
分类号 |
H01L27/092(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/8238(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L27/092(2006.01)I |
代理机构 |
隆天知识产权代理有限公司 72003 |
代理人 |
郝新慧;张浴月 |
主权项 |
一种半导体器件,包括:第一栅电极,形成在将要形成第一晶体管的第一导电类型的半导体衬底的第一区域上方,并且第一栅绝缘膜形成在所述第一栅电极与所述第一区域之间;第一导电类型的第一源极区,形成在所述第一栅电极一侧的所述半导体衬底中;第一导电类型的第一漏极区,形成在所述第一栅电极另一侧的所述半导体衬底中;第二导电类型的第一沟道掺杂层,至少形成在所述第一源极区与所述第一漏极区之间的第一沟道区的所述第一源极区侧的区域中,所述第一沟道掺杂层在位于所述第一漏极区侧的一部分所述第一沟道掺杂层处具有第二导电类型的掺杂剂的浓度的浓度梯度,该浓度梯度朝向所述第一漏极区降低;第二导电类型的第一阱,形成在所述第一区域的除将要形成所述第一漏极区的区域外的区域中,所述第一阱在位于所述第一漏极区侧的一部分所述第一阱处具有第二导电类型的掺杂剂的浓度的浓度梯度,该浓度梯度朝向所述第一漏极区降低;以及第二导电类型的第二阱,形成在所述第一区域中,连接至所述第一阱且位于所述第一阱的下方。 |
地址 |
日本神奈川县横滨市 |