发明名称 一种FPGA的布线方法和宏单元
摘要 本发明涉及一种FPGA的布线方法和宏单元,所述方法包括:确定在第一级输入和最后一级输出之间具有唯一确定路径的多级多路复用器;其中,所述多级多路复用器包括至少两级多路复用器,每级多路复用器包括一个或多个多路复用器;将所述多级多路复用器封装为一个宏单元;所述宏单元的输入为所述第一级输入,所述宏单元的输出为所述最后一级输出;根据所述宏单元的输入和输出建立结点,进行布图建模,并根据所述布图建模进行布线。
申请公布号 CN105634468A 申请公布日期 2016.06.01
申请号 CN201410597252.7 申请日期 2014.10.30
申请人 京微雅格(北京)科技有限公司 发明人 徐静;孙铁力;刘明
分类号 H03K19/177(2006.01)I 主分类号 H03K19/177(2006.01)I
代理机构 北京亿腾知识产权代理事务所 11309 代理人 陈霁
主权项 一种FPGA的布线方法,其特征在于,所述方法包括:确定在第一级输入和最后一级输出之间具有唯一确定路径的多级多路复用器;其中,所述多级多路复用器包括至少两级多路复用器,每级多路复用器包括一个或多个多路复用器;将所述多级多路复用器封装为一个宏单元;其中,所述宏单元的输入为所述第一级输入,所述宏单元的输出为所述最后一级输出;根据所述宏单元的输入和输出建立结点,进行布图建模,并根据所述布图建模进行布线。
地址 100083 北京市海淀区学院路30号天工大厦B座20层
您可能感兴趣的专利