发明名称 |
双大马士革结构的制造方法 |
摘要 |
本发明公开了一种双大马士革结构的制造方法,其包括半导体结构上形成沟槽;形成沟槽两侧的通孔;刻蚀沟槽下低介电常数层的边缘,形成小尺寸斜面;刻蚀沟槽下的部分低介电常数层,并打开通孔,形成双大马士革结构,且使斜面尺寸变大。本发明通过预处理形成具有小尺寸斜面的低介电常数层边缘,随后进一步刻蚀以增大斜面尺寸,最终得到大尺寸斜面,本发明提高了双大马士革结构后续物理气相沉积(PVD)金属阻挡层(TaN、Ta)和铜籽晶层的沉积能力,并提高了半导体元器件的可靠性性能。 |
申请公布号 |
CN103646921B |
申请公布日期 |
2016.06.01 |
申请号 |
CN201310631357.5 |
申请日期 |
2013.11.29 |
申请人 |
上海华力微电子有限公司 |
发明人 |
吴敏;杨渝书;王一 |
分类号 |
H01L21/768(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
上海天辰知识产权代理事务所(特殊普通合伙) 31275 |
代理人 |
吴世华;陶金龙 |
主权项 |
一种双大马士革结构的制造方法,其特征在于,其包括以下步骤:步骤S01,提供一半导体结构,其自下而上依次具有阻挡层、低介电常数层、金属掩膜层和顶层;步骤S02,在该半导体结构之上依次涂覆第一抗反射层和第一光刻胶,图案化该第一光刻胶,以形成沟槽图形;步骤S03,依次刻蚀去除该沟槽图形内的第一抗反射层、顶层、金属掩膜层和部分低介电常数层,之后去除该第一光刻胶,形成沟槽;步骤S04,在步骤S03得到的半导体结构之上涂覆第二抗反射层和第二光刻胶,图形化该第二光刻胶,以形成沟槽两侧的通孔图形;步骤S05,依次刻蚀去除该通孔图形内的第二抗反射层、顶层、金属掩膜层和部分低介电常数层,之后去除该第二光刻胶,形成沟槽两侧的通孔;步骤S06,通过干法刻蚀,预处理该沟槽下低介电常数层的边缘,形成小尺寸斜面;步骤S07,以金属掩膜层为掩膜,刻蚀沟槽下的部分低介电常数层,并打开通孔,形成双大马士革结构,且使斜面尺寸变大。 |
地址 |
201210 上海市浦东新区张江高科技园区高斯路568号 |