发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明涉及半导体器件及其制造方法。提供一种具有改进的可靠性的半导体器件。主要包括氧化硅的元件隔离区被掩埋形成在半导体衬底中的沟槽中。被元件隔离区环绕的有源区中的半导体衬底使MISFET的栅电极经由栅绝缘膜在其上。栅电极部分在元件隔离区上方延伸并且沟槽具有被氮化的内表面。在栅电极下方,氟被引入元件隔离区和MISFET的沟道区之间的边界附近。 |
申请公布号 |
CN105609558A |
申请公布日期 |
2016.05.25 |
申请号 |
CN201510770751.6 |
申请日期 |
2015.11.12 |
申请人 |
瑞萨电子株式会社 |
发明人 |
青野英树;吉田哲也;小笠原诚;冈本真一 |
分类号 |
H01L29/78(2006.01)I;H01L21/762(2006.01)I;H01L21/8234(2006.01)I;H01L21/8238(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
李兰;孙志湧 |
主权项 |
一种半导体器件,包括:半导体衬底;元件隔离区,所述元件隔离区掩埋于形成在所述半导体衬底中的沟槽中并且主要包括氧化硅;用于第一MISFET的第一栅电极,所述第一栅电极经由第一栅绝缘膜形成在由所述元件隔离区环绕的第一有源区中的所述半导体衬底上方;以及用于所述第一MISFET的第一源/漏区,所述第一源/漏区形成在所述第一有源区中的所述半导体衬底中,其中,所述半导体衬底中的所述沟槽具有被氮化的内表面,其中,所述第一栅电极的一部分在所述元件隔离区上方延伸,以及其中,在所述第一栅电极下方,氟被引入到在所述元件隔离区和所述第一MISFET的沟道区之间的边界附近。 |
地址 |
日本东京 |