发明名称 素数生成のための方法およびデバイス
摘要 1つの特徴は、素数の生成に関連する計算の遅延を低減する方法に関する。この方法は、複数のビットを有する第1の乱数を生成するステップを含む。次いで、第1の素数判定法が第1の乱数に対して実行される。次いで、生成された第1の乱数が、第1の素数判定法に不合格であったかまたは合格したかが判定される。第1の乱数が素数判定法に不合格であった場合、次いで第1の乱数の複数のビットのすべてではない部分が同数のランダムに生成されたビットに置換されて第2の乱数を生成する。次に、素数判定法は第2の乱数に対して再び実行される。この処理は、素数が検出されるまで繰り返される。
申请公布号 JP2016514315(A) 申请公布日期 2016.05.19
申请号 JP20150561544 申请日期 2014.03.04
申请人 クアルコム,インコーポレイテッド 发明人 ル・シャオ;ビンジャン・アンサリ
分类号 G06F7/58;G09C1/00 主分类号 G06F7/58
代理机构 代理人
主权项
地址
您可能感兴趣的专利