基于VFI优化的C-to-RTL综合方法

摘要

本发明涉及硬件设计自动化技术领域，具体涉及一种流水线划分、模块并行以及VFI分配优化的且面向ASIC硬件设计的C-to-RTL综合方法。对于硬件设计而言，流水线和并行的结构是提高硬件性能的两个最有效手段，同时在大规模ASIC设计中，VFI的设计可以大幅度降低功耗；而本发明的一种基于VFI优化的C-to-RTL综合方法，通过在C-to-RTL综合过程中，同时对流水线划分、模块并行及VFI分配进行优化；同时，相比于采用三个优化过程分步优化的方法，本发明的方法保证了全局的最优性。因此，本发明增强了C-to-RTL综合技术实用性以及适用范围，为硬件设计提供有力的技术支持。

主权项

一种基于VFI优化的C‑to‑RTL综合方法，其特征在于，包括步骤：S1.分别综合C程序中每一个待综合函数并获取综合后函数参数；S2.设定优化目标及约束条件；S3.结合所述函数参数以及优化目标和约束条件，确定流水线模块划分、模块并行程度以及VFI分配；所述优化目标包括吞吐率最大化、面积最小化以及功耗最小化；所述约束条件包括吞吐率约束、面积约束以及功耗约束；S4.综合流水线划分后得到模块并根据所述模块并行程度进行模块并行；S5.结合所述VFI分配将并行的各个模块通过带有电平转换器的异步先入先出队列方式连接为整体系统，并按照得到的VFI分配结果，分配实际电压、频率。