发明名称 A pipeline circuit apparatus having asynchronous clock
摘要 본 발명은 비동기 클럭을 가지는 파이프라인 회로 장치에 관한 것으로, 이러한 본 발명은 파이프라인 형태의 직렬로 배치되는 복수의 조합논리부와, 각각이 상기 복수의 조합논리부와 일대일로 대응하며, 입력되는 클럭 신호에 따라 상기 복수의 조합논리부 사이에서 이전 스테이지의 조합논리부에서 출력된 데이터를 다음 스테이지의 조합논리부로 전달하는 복수의 래치부와, 상기 복수의 래치부 각각과 일대일로 대응하여 상기 복수의 래치부 각각에 비동기 방식으로 상기 클럭 신호를 제공하는 복수의 클럭제공부를 포함한다. 이러한 본 발명에 따르면, 본 발명의 비동기 방식의 파이프라인 구조의 회로는 대응하는 동기 방식의 파이프라인 구조의 회로와 비교할 때, 전력 소비를 줄일 수 있으며, 본 발명의 비동기 방식의 파이프라인 구조의 회로는 대응하는 동기 방식의 파이프라인 구조의 회로와 비교할 때, 버스트 데이터를 처리하는 경우, 추가의 전력 감소를 이룰 수 있다.
申请公布号 KR101621760(B1) 申请公布日期 2016.05.17
申请号 KR20140104003 申请日期 2014.08.11
申请人 한림대학교 산학협력단 发明人 이정근
分类号 H03K5/13;H03K19/173 主分类号 H03K5/13
代理机构 代理人
主权项
地址