半导体记忆体装置之延迟锁定回路电路

摘要

明揭示一种半导体记忆体装置之延迟锁定回路电路之多种具体实施例。在一示例性具体实施例中，该延迟锁定回路电路可包括一输入校正单元，其配置成基于一工作控制信号校正一输入时脉的工作比，并产生一基准时脉；一延迟线，其配置成延迟该基准时脉一延迟时间，并产生一延迟锁定时脉；一输出校正单元，其配置成基于该工作控制信号校正该延迟锁定时脉的工作比，并产生一校正的时脉；以及一控制信号产生单元，其配置成当一校正启动信号被致能时产生该工作控制信号。

主权项

一种半导体记忆体装置的延迟锁定回路电路，其包含：一输入校正单元，其配置成基于一工作控制信号校正一输入时脉的工作比，并产生一基准时脉；一延迟线，其配置成延迟该基准时脉一延迟时间，并产生一延迟锁定时脉；一输出校正单元，其配置成基于该工作控制信号校正该延迟锁定时脉的工作比，并产生一校正的时脉；一控制信号产生单元，其配置成当一校正启动信号被致能时产生该工作控制信号；以及一启动控制单元，其配置成回应于该锁定致能信号与该工作侦测信号而产生该校正启动信号。