| 发明名称 | 一种半导体器件及其制备方法、电子装置 | ||
| 摘要 | 本发明涉及一种半导体器件及其制备方法、电子装置，所述方法包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有通过定向自组装方法制备的若干相互间隔的第一域和第二域；步骤S2：在所述第一域上形成掩膜层，所述掩膜层的关键尺寸大于所述第一域的关键尺寸；步骤S3：以所述掩膜层为掩膜蚀刻所述第二域，以形成关键尺寸小于所述第二域的线形间隔；步骤S4：以所述掩膜层和所述第一域为掩膜蚀刻所述半导体衬底，以在所述半导体衬底中形成所述线形间隔；步骤S5：选用化学下游蚀刻方法扩大所述线形间隔的关键尺寸，同时在所述线形间隔之间形成鳍片。本发明所述方法得到的线性间隔的LER和LWR提高，还使器件仍保持较小的尺寸。 | ||
| 申请公布号 | CN105576009A | 申请公布日期 | 2016.05.11 |
| 申请号 | CN201410538014.9 | 申请日期 | 2014.10.13 |
| 申请人 | 中芯国际集成电路制造（上海）有限公司 | 发明人 | 张海洋;孟晓莹 |
| 分类号 | H01L29/06(2006.01)I;H01L21/20(2006.01)I | 主分类号 | H01L29/06(2006.01)I |
| 代理机构 | 北京市磐华律师事务所 11336 | 代理人 | 高伟;冯永贞 |
| 主权项 | 一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有通过定向自组装方法制备的若干相互间隔的第一域和第二域；步骤S2：在所述第一域上形成掩膜层，所述掩膜层的关键尺寸大于所述第一域的关键尺寸；步骤S3：以所述掩膜层为掩膜蚀刻所述第二域，以形成关键尺寸小于所述第二域的线形间隔；步骤S4：以所述掩膜层和所述第一域为掩膜蚀刻所述半导体衬底，以在所述半导体衬底中形成所述线形间隔；步骤S5：选用化学下游蚀刻方法扩大所述线形间隔的关键尺寸，同时在所述线形间隔之间形成鳍片。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||