发明名称 一种SOI单端口SRAM单元及其制作方法
摘要 本发明提供一种SOI单端口SRAM单元及其制作方法,所述单元包括:第一反相器,由第一PMOS晶体管及第一NMOS晶体管组成;第二反相器,由第二PMOS晶体管及第二NMOS晶体管组成;获取管,由第三、第四NMOS晶体管组成。本发明的SRAM单元中,组成第一反相器及第二反相器的四个晶体管均采用L型栅,且L型栅的弯折角外侧区域设有重掺杂体接触区。本发明可以在牺牲较小单元面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移,提高单元的抗噪声能力。并且本发明制造工艺不引入额外掩膜板、与现有逻辑工艺完全兼容,单元内部采用中心对称结构,不仅有利于MOS管的尺寸和阈值电压等匹配,还有利于形成阵列,方便全定制SRAM芯片。
申请公布号 CN105551518A 申请公布日期 2016.05.04
申请号 CN201610008919.4 申请日期 2016.01.07
申请人 中国科学院上海微系统与信息技术研究所 发明人 陈静;何伟伟;伍青青;罗杰馨;王曦
分类号 G11C11/41(2006.01)I;G11C11/412(2006.01)I;H01L21/8244(2006.01)I;H01L27/11(2006.01)I 主分类号 G11C11/41(2006.01)I
代理机构 上海光华专利事务所 31219 代理人 余明伟
主权项 一种SOI单端口SRAM单元,所述SOI单端口SRAM单元包括:第一反相器,由第一PMOS晶体管及第一NMOS晶体管组成;第二反相器,由第二PMOS晶体管及第二NMOS晶体管组成;获取管,由第三NMOS晶体管及第四NMOS晶体管组成;其中,所述第三NMOS管的源极连接至所述第一反相器的输出端及所述第二反相器的输入端,栅极连接至存储器的字线,漏极连接至存储器的位线;所述第四NMOS晶体管的源极连接至所述第二反相器的输出端及所述第一反相器的输入端,栅极连接至存储器的字线,漏极连接至存储器的反位线;其特征在于:所述第一、第二PMOS晶体管及第一、第二NMOS晶体管均采用L型栅;对于NMOS晶体管,其L型栅的弯折角外侧区域设有一P型重掺杂体接触区,所述P型重掺杂体接触区与其所在NMOS晶体管的体区及N型重掺杂源区均相互接触;对于PMOS晶体管,其L型栅的弯折角外侧区域设有一N型重掺杂体接触区,所述P型重掺杂体接触区与其所在PMOS晶体管的体区及P型重掺杂源区均相互接触。
地址 200050 上海市长宁区长宁路865号