| 摘要 |
Schalteranordnung zum Durchschalten von positiven und negativen Spannungen an einem Eingang zu einem Ausgang, mit – einem Eingangsanschluss (12), – einem Ausgangsanschluss (14), – einer ersten Serienschaltung (24) aus zwei PMOS-Transistoren (16, 18) mit jeweils einem Gate, einem Source und einem Drain und einem Substrat (34) sowie parasitären Dioden (36) zwischen dem Source bzw. dem Drain einerseits und dem Substrat (34) andererseits, wobei die parasitären Dioden (36) zur Verhinderung des nicht gewollten Durchschaltens einer Spannung gegeneinander geschaltet sind, – einer zweiten Serienschaltung (26) aus zwei NMOS-Transistoren (20, 22) mit jeweils einem Gate, einem Source und einem Drain und einem Substrat (34) sowie parasitären Dioden (36) zwischen dem Source bzw. dem Drain einerseits und dem Substrat (34) andererseits, wobei die parasitären Dioden (36) zur Verhinderung des nicht gewollten Durchschaltens einer Spannung gegeneinander geschaltet sind, – wobei die beiden Serienschaltungen (24, 26) parallel zueinander sowie zwischen den Eingangs- und Ausgangsanschlüssen (12, 14) geschaltet sind und – wobei die Sources und die Substrate der eingangsseitigen PMOS- und NMOS-Transistoren (16, 20) mit dem Eingangsanschluss (12) und die Sources sowie die Substrate der ausgangsseitigen PMOS- und NMOS-Transistoren (18, 22) mit dem Ausgangsanschluss (14) verbunden sind und – einer Ansteuereinheit (42) für die PMOS- und NMOS-Transistoren (16, 18, 20, 22) zum wahlweisen Aus- oder Einschalten der PMOS- und NMOS-Transistoren (16, 18, 20, 22) zum Sperren oder Durchlassen einer Spannung am Eingangsanschluss (12) gegenüber dem bzw. zum Ausgangsanschluss (14) oder umgekehrt, – wobei die Ansteuereinheit (42) dann, wenn der Eingangsanschluss (12) gegenüber dem Ausgangsanschluss (14) oder ... |
