基于ZYNQ的AXIS-FIFO桥电路及利用该电路进行数据传输的方法

摘要

本发明涉及一种基于ZYNQ的AXIS-FIFO桥电路及利用该电路进行数据传输的方法，属于FPGA设计技术领域。本发明的创新之处在于在剖析AXIS接口协议和FIFO接口协议的基础上，将AXIS接口协议通过精简的电路转换为FIFO接口协议，并通过加入FWFT FIFO控制技术实现了接口读或写操作时协议转换的零延迟效果，提供了VIVADO开发软件没有提供的IP功能。方便用户专心于用户IP的开发，免去接口协议的设计精力的花费和重复性工作。

主权项

一种基于ZYNQ的AXIS‑FIFO桥电路，其特征在于，包括ZYNQ处理器、DDR2芯片、DMA控制器和AXIS‑FIFO桥电路；所述ZYNQ处理器包括ARM处理系统和AXI接口控制器，连接DDR2芯片和DMA控制器，用于控制DMA控制器和DDR2芯片进行数据存取交互；所述DDR2芯片连接ZYNQ处理器，用于完成与ZYNQ处理器的数据交互；所述DMA控制器连接ZYNQ处理器和AXIS‑FIFO桥电路，通过AXI_1ITE接口接收ZYNQ处理器的命令，通过AXI接口完成与ZYNQ处理器的数据交互，通过AXIS接口完成与AXIS‑FIFO桥电路的数据交互；所述AXIS‑FIFO桥电路连接DMA控制器的IP与FIFO接口的用户IP，用于完成AXIS与FIFO接口协议转换。