一种降低智能电能表辐射干扰的分析设计方法

摘要

一种降低智能电能表辐射干扰的分析设计方法。提出了一种科学、高效的故障、缺陷分析、问题解决、改进设计的方案。包括以下步骤：1)、开始原理设计；制图，选器件；2)、布板、安装；形成样机；3)、电池供电测试；4)、高频电路辐射干扰是否超标判断；5)、电源供电测试一；6)、电源电路辐射干扰是否超标判断；7)、电源供电测试二；8)、计量电路辐射干扰是否超标判断；9)、结束。本发明以行业强制性执行的国家标准为准绳，能提高中小型电能表生产厂家电能表设计人员在产品设计过程中对辐射干扰缺陷进行高效、规范的分析、设计、改进能力水平；减少重复送检的时问、费用、劳力，节约研发费用，缩短研发周期，降低产品成本。

主权项

一种降低智能电能表辐射干扰的分析设计方法，其特征在于，包括以下步骤：1）、开始原理设计；制图，选器件；2）、布板、安装；形成样机；3）、电池供电测试；所述样机仅使用电池供电，进微波暗室进行电磁干扰测试，得所述样机的电磁辐射强度测试曲线图一；4）、高频电路辐射干扰是否超标判断；如无异常，继续下步骤；如有异常，标定所述电磁辐射强度测试曲线图一中的异常点，读取所述异常点的数值，如该数值为智能电能表内MCU晶振频率的整数倍，去步骤4.1）；如非整数倍，去步骤4.2）；4.1）、对MCU晶振电路进行改进；4.1.1）、将改进过MCU晶振电路的样机置入微波暗室进行电磁干扰测试，得所述样机的电磁辐射强度测试曲线图一.1；4.1.2）判断；如无异常，去步骤5）；如有异常，去步骤4.2）；4.2）、重新进行布板或更换MCU器件；4.2.1）、判断；如无异常，去步骤5）；如有异常，返回步骤1）；5）、电源供电测试一；断开所述智能电能表的计量电路，将所述样机进微波暗室进行电磁干扰测试，得所述样机的电磁辐射强度测试曲线图二；6）、电源电路辐射干扰是否超标判断；如无异常，即异常点的数值小于国家标准GB9254‑2008中的数值，去步骤7）；如有异常，即异常点的数值大于国家标准GB9254‑2008中的数值，去步骤6.1）；6.1）、更换变压器；6.2）、判断；如无异常，去步骤7）；如有异常，继续；6.2）、加装抗干扰器件；将加装有抗干扰器件的样机置入微波暗室进行电磁干扰测试，得所述样机的电磁辐射强度测试曲线图二.1；6.3）、判断；如无异常，去步骤7）；如有异常，去步骤1）；7）、电源供电测试二；接入所述智能电能表的计量电路，将所述样机进微波暗室进行电磁干扰测试，得所述样机的电磁辐射强度测试曲线图三；8）、计量电路辐射干扰是否超标判断；如无异常，即异常点的数值小于国家标准GB9254‑2008中的数值，去步骤9）；如有异常，即异常点的数值大于国家标准GB9254‑2008数值中的数值，去步骤8.1）；8.1）、对计量电路的差分放大器的两个输入端信号线进行双绞处理，以减小共模干扰；8.2）、将进行双绞处理后的样机进微波暗室进行电磁干扰测试，得所述样机的电磁辐射强度测试曲线图三.1；8.3）、判断；如无异常，去步骤9）；如有异常，去步骤8.4）；8.4）、计量电路中的晶振电路辐射干扰是否超标判断；如未超标，去步骤9）；如超标，标定所述电磁辐射强度测试曲线图三.1中的异常点，读取所述异常点的数值，如该数值为所述计量电路中的晶振电路内晶振频率的整数倍，去步骤8.4.1）；如非整数倍，去步骤8.5）；8.4.1）、对计量电路中的晶振电路进行改进；8.4.2）、将改进过计量电路中的晶振电路的样机置入微波暗室进行电磁干扰测试，得所述样机的电磁辐射强度测试曲线图三.2；8.4.3）判断；如无异常，去步骤9）；如有异常，去步骤8.5）；8.5）、对计量电路重新进行布板或更换晶振接地线、单片机电路或通讯电路；8.5.1）、将上步骤改进过的样机置入微波暗室进行电磁干扰测试，得所述样机的电磁辐射强度测试曲线图三.3；8.5.2）、判断；如无异常，去步骤9）；如有异常，返回步骤1）；9）、结束。