发明名称 |
一种指令高速缓冲存储器 |
摘要 |
本发明涉及一种指令高速缓冲存储器(指令Cache),包括:标志缓冲器,其每一行用于存储一个指令地址标志位;多路存储单元,每一路存储单元对应所述标志缓冲器的每一行,每一路存储单元的每一行用于存储一个指令块及其对应的一个状态位;控制单元,用于将内核地址中的标志位与所述指令地址标志位相比较,按照内核地址中的索引位查询所述状态位,并且根据比较结果和查询结果对所述指令块的读取进行控制。本发明通过在指令Cache中增加标志缓冲器而消除标志存储器,使用标志缓冲器和状态位提前确定需要读取的指令Cache中数据存储器的路数,消除了冗余的读数据存储器的操作,减小了指令Cache的面积,有效降低了指令Cache的功耗。 |
申请公布号 |
CN103019959B |
申请公布日期 |
2016.05.04 |
申请号 |
CN201210476876.4 |
申请日期 |
2012.11.21 |
申请人 |
中国科学院声学研究所 |
发明人 |
张铁军;李泉泉;高瑛珂;王东辉;洪缨;侯朝焕 |
分类号 |
G06F3/06(2006.01)I;G06F1/32(2006.01)I |
主分类号 |
G06F3/06(2006.01)I |
代理机构 |
北京亿腾知识产权代理事务所 11309 |
代理人 |
陈霁 |
主权项 |
一种指令高速缓冲存储器,包括:标志缓冲器,其每一行用于存储一个指令地址标志位;多路存储单元,每一路存储单元对应所述标志缓冲器的每一行,每一路存储单元的每一行用于存储一个指令块及其对应的一个状态位;以及控制单元,用于将内核地址中的标志位与所述指令地址标志位相比较,按照内核地址中的索引位查询所述状态位,并且根据比较结果和查询结果对所述指令块的读取进行控制;所述比较结果是内核地址中的标志位与所述标志缓冲器中一个指令地址标志位相同,所述查询结果是所述状态位为无效,所述控制单元用于:根据所述内核地址从主存中读取指令块;以及根据所述索引位将读取的指令块写入所述多路存储单元中,并且将写入的指令块对应的状态位设置为有效;所述比较结果是内核地址中的标志位与所述标志缓冲器中所有的指令地址标志位都不相同,所述控制单元用于:将所述内核地址中的标志位存入所述标志缓冲器中;根据所述内核地址从主存中读取指令块;以及根据所述索引位将读取的指令块写入所述多路存储单元中,并且将写入的指令块对应的状态位设置为有效。 |
地址 |
100190 北京市海淀区北四环西路21号 |