发明名称 |
嵌入式封装、制造其之方法、包含其之电子系统及包含其之记忆卡 |
摘要 |
明揭示一种嵌入式封装,其包含:一晶片,其具有上面安置有一连接部件之一顶部表面;一第一绝缘层,其环绕该晶片之一部分;一第二绝缘层,其安置于该第一绝缘层上以覆盖该晶片;电路图案,其安置于该第一绝缘层之一底部表面上;一第三绝缘层,其安置于该第一绝缘层之该底部表面上以覆盖该等电路图案;一外部连接端子,其穿透该第三绝缘层以接触该等电路图案中之任一者;一金属层,其安置于该第二绝缘层之一顶部表面上;一第一导通体,其等穿透该第一绝缘层以将该连接部件电耦合至该等电路图案中之任一者;及一第二导通体,其等穿透该第一绝缘层及该第二绝缘层以将该金属层电耦合至该等电路图案中之任一者。
|
申请公布号 |
TW201616625 |
申请公布日期 |
2016.05.01 |
申请号 |
TW104117849 |
申请日期 |
2015.06.02 |
申请人 |
爱思开海力士有限公司 |
发明人 |
尹祥熏;文起一;金明燮;宋玧美 |
分类号 |
H01L23/485(2006.01) |
主分类号 |
H01L23/485(2006.01) |
代理机构 |
|
代理人 |
陈长文 |
主权项 |
一种嵌入式封装,其包括:一晶片,其具有上面安置有一连接部件之一顶部表面;一第一绝缘层,其环绕该晶片之一部分;一第二绝缘层,其安置于该第一绝缘层上使得该第二绝缘层之一底部表面接触该第一绝缘层之一顶部表面且该第二绝缘层覆盖该晶片;复数个电路图案,其安置于该第一绝缘层之一底部表面上;一第三绝缘层,其安置于该第一绝缘层之该底部表面上以覆盖该复数个电路图案;一外部连接端子,其穿透该第三绝缘层以接触该复数个电路图案中之任一者;一金属层,其安置于该第二绝缘层之一顶部表面上;一第一导通体,其等穿透该第一绝缘层以将该连接部件电耦合至该等电路图案中之任一者;及一第二导通体,其等穿透该第一绝缘层及该第二绝缘层以将该金属层电耦合至该等电路图案中之任一者。
|
地址 |
南韩 |