发明名称 Effizientes Versatzzeitablaufsteuerungs-Verfahren für Leistungsfähigkeit und geringe Leistungsaufnahme einer Taktnetzanwendung
摘要 Gemäß einem Aspekt kann ein Verfahren ein Empfangen eines Schaltungsmodells (202), welches ein Taktnetz aufweist, das jede einer Mehrzahl von Logikschaltungen (206) durch ein Zuführen eines jeweiligen Taktsignals zu einem Endpunkt (102, 104, 106) jeder Logikschaltung (206) steuert, aufweisen. Das Verfahren kann ein Vorsehen einer inkrementellen Latenzeinstellung für das Schaltungsmodell (202) durch ein Bestimmen eines oder mehrerer Endpunkte (102, 104, 106), welche Kandidaten für eine Einstellung einer jeweiligen Endpunkt-Taktversatzzeit-Ablaufsteuerung sind, aufweisen. Und für jeden Endpunkt (102, 104, 106), welcher mit einem negativen Front-Slack verbunden ist, ein Einstellen einer Taktversatzzeit-Ablaufsteuerung eines Endpunkts (102, 104, 106) um einen quantisierten Betrag. Ferner für jeden Endpunkt (102, 104, 106), welcher mit einem negativen Back-Slack verbunden ist, ein Einstellen der Taktversatzzeit-Ablaufsteuerung eines Endpunkts (102, 104, 106), der durch einen quantisierten Betrag verbunden ist. Das Verfahren kann auch ein Wiederholen des Schrittes des Vorsehen einer inkrementellen Timing-Aktualisierung aufweisen. Das Verfahren kann ein Durchführen einer Timing-Auswertung auf dem Schaltungsmodell (202) aufweisen.
申请公布号 DE102015117511(A1) 申请公布日期 2016.04.28
申请号 DE201510117511 申请日期 2015.10.15
申请人 Samsung Electronics Co., Ltd. 发明人 Chowdhury, Ahsan;Millar, Brian;Fedor, John M.;Lewis, Michael P.
分类号 G06F1/10 主分类号 G06F1/10
代理机构 代理人
主权项
地址