发明名称 |
用以改善在处理器中重新执行加载的装置与方法 |
摘要 |
一装置包括第一保留站和第二保留站。第一保留站用以派送第一加载微指令,以及若第一加载微指令是指示从规定的资源而非从核心上的高速缓存上撷取操作数的规定的加载微指令,用以在保留总线进行侦测和指示。第二保留站耦接至保留总线,且在第一加载微指令派送的第一数量的时钟周期后,用以派送和第一加载微指令相依的一或多个新微指令以进行执行,以及若在保留总线上指示了,第一加载微指令是规定的加载微指令,第二保留用以缓存一或多个新的微指令的派送,直到第一加载微指令取得操作数。 |
申请公布号 |
CN105528194A |
申请公布日期 |
2016.04.27 |
申请号 |
CN201510867577.7 |
申请日期 |
2015.12.01 |
申请人 |
上海兆芯集成电路有限公司 |
发明人 |
吉拉德·M·卡尔;柯林·艾迪;葛兰·G·亨利 |
分类号 |
G06F9/38(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
北京汇泽知识产权代理有限公司 11228 |
代理人 |
张瑾 |
主权项 |
一种用以改善在一乱序处理器重新执行加载的装置,其特征在于,所述装置包括:第一保留站,用以派送第一加载微指令,以及若所述第一加载微指令是指示从规定的资源而非从核心上的高速缓存上撷取操作数的规定的加载微指令,用以在保留总线进行侦测和指示;第二保留站,耦接至所述保留总线,且在所述第一加载微指令派送后的第一数量的时钟周期之后,用以派送和所述第一加载微指令相依的一或多个新的微指令以进行执行,以及若在所述保留总线上指示了,所述第一加载微指令是所述规定的加载微指令,所述第二保留站用以缓存所述一或多个新的微指令的派送,直到所述第一加载微指令取得所述操作数。 |
地址 |
201203 上海市浦东新区张江高科技园区金科路2537号301室 |