一种带失效检测机制的时钟电路

摘要

本实用新型公开了一种带失效检测机制的时钟电路，包括第一电容充放电电路、第二电容充放电电路、第一比较器、第二比较器、基准电压输入端、第一充放电控制电路、第二充放电控制电路、失效检测电路、第三或非门和第二与非门。本实用新型的时钟电路无需借助外围电路即可产生时钟脉冲，实用性强；本实用新型通过两路充放电控制电路精确控制两路电容充放电电路交替工作，可得到精确的时钟波形；增加失效检测电路保证电路正常工作，提高了时钟电路的稳定性。本实用新型作为一种带失效检测机制的时钟电路可广泛应用于微控制器、数字信号通信和处理等运用时钟晶振电路的领域。

主权项

一种带失效检测机制的时钟电路，其特征在于：包括第一电容充放电电路、第二电容充放电电路、第一比较器、第二比较器、基准电压输入端、第一充放电控制电路、第二充放电控制电路、失效检测电路、第一逻辑判断模块和第二逻辑判断模块，所述第一电容充放电电路的输出端与第一比较器的第一输入端连接，所述第二电容充放电电路的输出端与第二比较器的第一输入端连接，所述基准电压输入端分别与第一比较器的第二输入端和第二比较器的第二输入端连接，所述第一比较器的输出端与第一充放电控制电路的第一输入端连接，所述第二比较器的输出端与第二充放电控制电路的第一输入端连接，所述第一充放电控制电路的第一输出端与第二充放电控制电路的第二输入端连接，所述第二充放电控制电路的第一输出端与第一充放电控制电路的第二输入端连接，所述第一充放电控制电路的第二输出端与失效检测电路的第一输入端连接，所述第二充放电控制电路的第二输出端与失效检测电路的第二输入端连接，所述失效检测电路的第一输出端与第一逻辑判断模块的第二输入端连接，所述第一充放电控制电路的第一输出端与第一逻辑判断模块的第一输入端连接，所述第一逻辑判断模块的输出端与第二电容充放电电路的输入端连接，所述失效检测电路的第二输出端与第二逻辑判断模块的第一输入端连接，所述第二充放电控制电路的第一输出端与第二逻辑判断模块的第二输入端连接，所述第二逻辑判断模块的输出端与第一电容充放电电路的输入端连接。