| 主权项 |
一种半导体装置，其包含：(a)第一导电型之半导体基板；(b)第一井区域，其系形成于前述半导体基板，该第一井区域系与前述第一导电型相反之第二导电型；(c)前述第二导电型之第一半导体区域，其系形成在前述第一井区域内；(d)前述第一导电型之第二半导体区域，其系在俯视下形成为包围前述第一半导体区域；(e)第一导体膜，其形成为覆盖前述第一半导体区域与前述第二半导体区域，且电性连接于前述第一半导体区域及前述第二半导体区域；(f)第一导电部，其系电性连接于前述第一导体膜；(g)分离部，其形成于前述半导体基板之上，该分离部形成于前述第二半导体区域之外侧；(h)前述第二导电型之第三半导体区域，其系形成于前述第二半导体区域之外侧，使得前述分离部之一部分位于前述第三半导体区域及前述第二半导体区域之间；(i)第二导体膜，其形成为覆盖前述第三半导体区域，且电性连接于前述第三半导体区域；及(j)第二导电部，其系电性连接于前述第二导体膜；其中，前述第一半导体区域与前述第一导体膜之电性连接系肖特基连接，
其中，前述第一半导体区域与前述第二半导体区域彼此不接触，其中，前述第二半导体区域在前述第一井区域中形成于前述第一导体膜之端部，其中，前述第一半导体区域之杂质浓度比前述第一井区域之杂质浓度高，及其中，前述第一半导体区域较前述分离部更深入前述第一井区域。
|
