| 发明名称 | 一种电压检测延时屏蔽电路 | ||
| 摘要 | 本实用新型公开了一种电压检测延时屏蔽电路，包括第一NMOS管、第二NMOS管、第三NMOS管、第四PMOS管和第五PMOS管；所述第一NMOS管、第二NMOS管和第三NMOS管构成为整个电路提供偏置电流的电流镜；所述第四PMOS管的源极与输入电压信号VIN连接，所述第五PMOS管的源极与输入电压信号TEST PIN连接；所述第四PMOS管的漏极与所述第二NMOS管的漏极连接；所述第五PMOS管的漏极与所述第三NMOS管的漏极连接；所述第五PMOS管的栅极分别与所述第四PMOS管的栅极和漏极连接。本实用新型电路输出信号时，当输出信号为高时，屏蔽内部延时；输出为低电平时，内部延时电路正常工作。 | ||
| 申请公布号 | CN205179008U | 申请公布日期 | 2016.04.20 |
| 申请号 | CN201520995794.X | 申请日期 | 2015.12.03 |
| 申请人 | 无锡矽林威电子有限公司 | 发明人 | 周尧;刘桂芝;黄年亚;王冬峰 |
| 分类号 | H03K17/28(2006.01)I;H03K19/0185(2006.01)I | 主分类号 | H03K17/28(2006.01)I |
| 代理机构 | 北京联瑞联丰知识产权代理事务所(普通合伙) 11411 | 代理人 | 黄冠华 |
| 主权项 | 一种电压检测延时屏蔽电路，其特征在于，包括第一NMOS管(101)、第二NMOS管(102)、第三NMOS管(103)、第四PMOS管(104)和第五PMOS管(105)；其中，所述第一NMOS管(101)、第二NMOS管(102)和第三NMOS管(103)构成为整个电路提供偏置电流的电流镜；所述第四PMOS管(104)的源极与输入电压信号VIN连接，所述第五PMOS管(105)的源极与输入电压信号TEST PIN连接；所述第四PMOS管(104)的漏极与所述第二NMOS管(102)的漏极连接；所述第五PMOS管(105)的漏极与所述第三NMOS管(103)的漏极连接；所述第五PMOS管(105)的栅极分别与所述第四PMOS管(104)的栅极和漏极连接。 | ||
| 地址 | 214000 江苏省无锡市无锡国家高新技术产业开发区长江路21号信息产业科技园F座-楼 | ||