三维堆叠半导体结构及其制造方法

摘要

三维堆叠半导体结构，包括复数个多层柱体彼此相距地形成于一基板上，复数个第一导体形成于相邻之多层柱体之间，复数个电荷捕捉层形成于基板上和多层柱体之侧壁处以隔开第一导体和多层柱体，和一第二导体形成于第一导体和电荷捕捉层上。实施例中，多层柱体其中之一系包括复数层绝缘层和复数层导电层交替堆叠而成。第一导体之上表面系高于多层柱体之上表面，以分别于多层柱体上方形成容置槽沟。再者，第二导体系填满多层柱体上方的容置槽沟。

主权项

【第1项】一种三维堆叠半导体结构，包括：复数个多层柱体(multi-layered pillars)形成于一基板上，且该些多层柱体彼此相距，该些多层柱体其中之一系包括复数层绝缘层(insulating layers)和复数层导电层(conductive layers)交替堆叠而成；复数个第一导体(first conductor)形成于相邻之该些多层柱体之间，且该些第一导体之上表面系高于该些多层柱体之上表面，以分别于该些多层柱体上方形成复数个容置槽沟(receiving trenches)；复数个电荷捕捉层(charging-trapping layers)形成于该基板上和该些多层柱体之侧壁处，以隔开该些第一导体和该些多层柱体；和一第二导体(second conductor)形成于该些第一导体和该些电荷捕捉层上，且该第二导体系填满该些多层柱体上方的该些容置槽沟。