节流的集成链路

摘要

本文描述了用于对在与处理器相同的管芯上集成的接口进行节流的方法和装置。在一个实施例中，来自集成输入/输出集线器（例如，集成在与处理器相同的管芯上）的信号使得对在IIO和输入/输出（IO）设备之间耦合的链路进行节流。还公开了其它实施例。

主权项

一种集成电路设备，包括：处理器；以及耦合到所述处理器的集成输入/输出(IIO)逻辑单元，其中，一信号使得对在所述IIO逻辑单元和输入/输出(IO)设备之间耦合的点对点链路进行节流，其中，第一先进先出(FIFO)设备存储从所述处理器发送到所述IIO逻辑单元的数据，而第二FIFO设备存储从所述IIO逻辑单元发往所述处理器的数据，其中，响应于所述处理器和所述IIO逻辑单元是唤醒的指示，所述第一FIFO设备和所述第二FIFO设备的读指针和写指针被重置以在所述处理器和所述IIO逻辑单元之间传送数据，其中，所述读指针和写指针的分开是能配置的，以考虑所述处理器的上层链路层逻辑单元与所述IIO逻辑单元之间的时钟偏移差，其中，所述链路是发送链路或者接收链路，其中，所述发送链路的节流是通过打开或者关闭调制来执行的，其中，所述发送链路在第一持续时间内保持在关闭状态，其中，响应于在所述接收链路上接收到分组并且在从接收到所述分组起的第二持续时间之内，所述发送链路在打开状态期间发送确认信号。