发明名称 |
分栅式闪存及其形成方法 |
摘要 |
本发明提供一种分栅式闪存及其形成方法,其中分栅式闪存的形成方法包括,在刻蚀控制栅层形成控制栅后,在控制栅裸露的侧壁上形成一层钝化层,从而在所述控制栅的侧壁形成侧墙前,将控制栅中的掺有导电离子的多晶硅材料与空气相隔绝,避免所述控制栅中掺杂的导电离子与空气反应而造成控制栅腐蚀,从而影响分栅式闪存的性能。 |
申请公布号 |
CN103219290B |
申请公布日期 |
2016.04.06 |
申请号 |
CN201310145492.9 |
申请日期 |
2013.04.24 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
曹子贵 |
分类号 |
H01L21/8247(2006.01)I;H01L27/115(2006.01)I |
主分类号 |
H01L21/8247(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种分栅式闪存的形成方法,其特征在于,包括:在半导体衬底上依次形成浮栅层、介质层和控制栅层;在所述控制栅层上方形成硬掩膜层,所述硬掩膜层内具有第一开口;在所述第一开口侧壁形成第一侧墙,然后以所述硬掩膜层和第一侧墙为掩膜,沿所述第一开口刻蚀所述控制栅层、介质层和浮栅层,直至露出所述半导体衬底,形成第二开口;在所述第二开口内形成源线;去除所述硬掩膜层,并以所述第一侧墙和源线为掩膜,刻蚀所述控制栅层,形成控制栅;在所述控制栅侧壁形成钝化层;在第一侧墙、所述钝化层侧壁形成第二侧墙;以所述第二侧墙和源线为掩膜,刻蚀所述介质层和浮栅层,直至露出所述半导体衬底,形成浮栅;在所述半导体衬底、浮栅侧壁及所述第二侧墙侧壁上形成隧穿介质层;在所述浮栅及第二侧墙侧壁的隧穿介质层上形成选择栅。 |
地址 |
201203 上海市浦东新区张江高科技园区祖冲之路1399号 |