发明名称 |
半导体器件及其形成方法 |
摘要 |
一种半导体器件及其形成方法,所述半导体器件,包括:半导体衬底,位于所述半导体衬底中的第一浅沟槽隔离结构,所述第一浅沟槽隔离结构顶部表面高于半导体衬底的表面;位于所述半导体衬底内的漂移区,所述漂移区包围所述第一浅沟槽隔离结构,且漂移区的深度大于第一浅沟槽隔离结构的深度;位于漂移区一侧的半导体衬底内的第一体区,第一体区与漂移区的掺杂类型相反;位于半导体衬底上的第一栅极结构,所述第一栅极结构横跨覆盖部分所述体区、半导体衬底、漂移区和第一浅沟槽隔离结构的表面;位于第一栅极结构一侧的漂移区内的第一漏区,位于第一栅极结构另一侧的第一体区内的第一源区。本发明的半导体器件减小了栅漏寄生电容的大小。 |
申请公布号 |
CN105448725A |
申请公布日期 |
2016.03.30 |
申请号 |
CN201410425450.5 |
申请日期 |
2014.08.26 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
程勇;洪中山 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
应战;骆苏华 |
主权项 |
一种半导体器件的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括LDMOS区域和逻辑区域;在所述LDMOS区域的半导体衬底中形成第一浅沟槽隔离结构,所述第一浅沟槽隔离结构顶部表面高于半导体衬底的表面;在LDMOS区域的半导体衬底内形成漂移区,所述漂移区包围所述第一浅沟槽隔离结构,且漂移区的深度大于第一浅沟槽隔离结构的深度;在漂移区一侧的LDMOS区域的半导体衬底内形成第一体区,第一体区与漂移区的掺杂类型相反;在逻辑区域的半导体衬底内形成的第二体区;在LDMOS区域的半导体衬底上形成第一栅极结构,所述第一栅极结构横跨覆盖部分所述体区、半导体衬底、漂移区和第一浅沟槽隔离结构的表面;在所述第二体区的表面上形成第二栅极结构;在第一栅极结构一侧的漂移区内形成第一漏区,在第一栅极结构另一侧的第一体区内形成第一源区;在第二栅极结构一侧的第二体区内形成第二漏区,在第二栅极结构另一侧的第二体区内形成第二源区。 |
地址 |
201203 上海市浦东新区张江路18号 |