| 主权项 |
一种栅极驱动电路，与一行像素单元连接，该行像素单元包括相互连接的行像素驱动模块和发光元件；所述行像素驱动模块包括驱动晶体管、驱动模块和补偿模块；所述补偿模块接入栅极扫描信号；所述驱动模块接入驱动控制信号和驱动电平；其特征在于：所述栅极驱动电路包括：行像素控制单元，用于为所述补偿模块提供所述栅极扫描信号，为所述驱动模块提供所述驱动电平，以控制该补偿模块补偿该驱动晶体管的阈值电压；以及，驱动控制单元，用于为所述驱动模块提供所述驱动控制信号，以控制所述驱动模块驱动所述发光元件；所述行像素控制单元包括第一起始信号输入端、第一控制时钟输入端、第二控制时钟输入端、复位信号输入端、输入时钟端、进位信号输出端、切断控制信号输出端、输出电平端、输出电平下拉控制端和栅极扫描信号输出端；所述行像素控制单元还包括：第一上拉节点电位拉升模块，用于当第一控制时钟信号和第一起始信号为高电平时，将第一上拉节点的电位拉升为高电平；第一存储电容，连接于所述第一上拉节点和所述进位信号输出端之间；第一上拉节点电位拉低模块，用于当第一下拉节点的电位或第二下拉节点的电位为高电平时，将第一上拉节点的电位拉低为第一低电平；第一控制时钟开关，用于在第一控制时钟信号为高电平时导通所述第一控制时钟输入端与第一下拉节点的连接；第二控制时钟开关，用于在第二控制时钟信号为高电平时导通所述第二控制时钟输入端与第二下拉节点的连接；第一下拉节点电位拉低模块，与所述复位信号输入端连接，用于当所述第一上拉节点的电位或所述第二下拉节点的电位为高电平时，将所述第一下拉节点的电位拉低为第一低电平；第二下拉节点电位拉低模块，与所述复位信号输入端连接，用于当所述第一上拉节点的电位或所述第一下拉节点的电位为高电平时，将所述第二下拉节点的电位拉低为第一低电平；第一进位控制模块，用于当所述第一上拉节点的电位为高电平时，导通所述进位信号输出端与所述第二控制时钟输入端之间的连接；第一进位信号下拉模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将进位信号的电位拉低为第一低电平；第一切断控制模块，用于当所述第一上拉节点的电位为高电平时，导通所述第二控制时钟输入端与所述切断控制信号输出端之间的连接，当所述第一下拉节点的电位或第二下拉节点的电位为高电平时，导通所述切断控制信号输出端与第二低电平输出端之间的连接；第一反馈模块，用于当所述进位信号为高电平时，将切断控制信号传送至所述第一上拉节点电位拉升模块和所述第一上拉节点电位拉低模块；栅极扫描信号控制模块，用于当所述第一上拉节点的电位为高电平时，导通所述第二控制时钟输入端与所述栅极扫描信号输出端之间的连接；输入时钟开关，用于当所述第一上拉节点的电位为高电平时，导通所述输入时钟端与所述输出电平下拉控制端之间的连接；栅极扫描信号下拉模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将栅极扫描信号的电位拉低为第二低电平；输出电平下拉控制模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将所述输出电平下拉控制端的电位拉低为第二低电平；输出电平上拉模块，用于当所述输出电平下拉控制端输出第二低电平时，将输出电平上拉为高电平；输出电平下拉模块，用于当所述输出电平下拉控制端输出高电平时，将所述输出电平下拉为第二低电平；所述驱动控制单元包括：第二起始信号输入端、第三控制时钟输入端、第四控制时钟输入端、驱动控制信号输出端和驱动控制信号下拉控制端；所述驱动控制单元分别与所述复位信号输入端、所述进位信号输出端和所述切断控制信号输出端连接；所述驱动控制单元还包括：第二上拉节点电位拉升模块，用于当第三控制时钟信号和第二起始信号为高电平时，将第二上拉节点的电位拉升为高电平；第二存储电容，连接于所述第二上拉节点和所述进位信号输出端之间；第二上拉节点电位拉低模块，用于当第三下拉节点的电位或第四下拉节点的电位为高电平时，将第二上拉节点的电位拉低为第一低电平；第三控制时钟开关，用于在第三控制时钟信号为高电平时导通所述第三控制时钟输入端与第三下拉节点的连接；第四控制时钟开关，用于在第四控制时钟信号为高电平时导通所述第四控制时钟输入端与第四下拉节点的连接；第三下拉节点电位拉低模块，与所述复位信号输入端连接，用于当所述第二上拉节点的电位或所述第四下拉节点的电位为高电平时，将所述第三下拉节点的电位拉低为第一低电平；第四下拉节点电位拉低模块，与所述复位信号输入端连接，用于当所述第二上拉节点的电位或所述第三下拉节点的电位为高电平时，将所述第四下拉节点的电位拉低为第一低电平；第二进位控制模块，用于当所述第二上拉节点的电位为高电平时，导通所述进位信号输出端与所述第四控制时钟输入端之间的连接；第二进位信号下拉模块，用于当所述第三下拉节点的电位或所述第四下拉节点的电位为高电平时，将进位信号的电位拉低为第一低电平；第二切断控制模块，用于当所述第二上拉节点的电位为高电平时，导通所述第四控制时钟输入端与所述切断控制信号输出端之间的连接，当所述第三下拉节点的电位或第四下拉节点的电位为高电平时，导通所述切断控制信号输出端与第二低电平输出端之间的连接；第二反馈模块，用于当所述进位信号为高电平时，将切断控制信号传送至第二上拉节点电位拉升模块和所述第二上拉节点电位拉低模块；驱动控制子模块，用于当所述第二上拉节点的电位为高电平时，导通所述第四控制时钟输入端与所述驱动控制信号下拉控制端的连接；驱动控制信号下拉控制模块，用于当所述第三下拉节点的电位或所述第四下拉节点的电位为高电平时，将所述驱动控制信号下拉控制端的电位拉低为第二低电平；驱动控制信号上拉模块，用于当所述驱动控制信号下拉控制端输出高电平时，将所述驱动控制信号的电位上拉为高电平；驱动控制信号下拉模块，用于当所述驱动控制信号下拉控制端输出高电平时，将所述驱动控制信号的电位下拉为第二低电平。 |
