| 发明名称 | 半导体器件及其形成方法 | ||
| 摘要 | 一种半导体器件及其形成方法，半导体器件的形成方法包括：提供衬底；形成覆盖衬底表面的叠层结构，所述叠层结构包括：位于衬底表面的第一应力层、位于第一应力层表面的本征层以及位于本征层表面的第二应力层，其中所述第一应力层的晶格常数小于本征层的晶格常数，所述本征层的晶格常数小于第二应力层的晶格常数；在第二应力层表面形成栅极结构；刻蚀位于栅极结构两侧的叠层结构，形成沟槽；形成填充满沟槽的第三应力层，且第三应力层的晶格常数大于第一应力层的晶格常数。本发明在提高半导体器件载流子迁移率的同时，减小半导体器件中的漏电流，抑制半导体器件源漏穿通问题。 | ||
| 申请公布号 | CN105448727A | 申请公布日期 | 2016.03.30 |
| 申请号 | CN201410432213.1 | 申请日期 | 2014.08.28 |
| 申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 赵猛 |
| 分类号 | H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 应战;骆苏华 |
| 主权项 | 一种半导体器件的形成方法，其特征在于，包括：提供衬底；形成覆盖于所述衬底表面的叠层结构，所述叠层结构包括：位于衬底表面的第一应力层、位于第一应力层表面的本征层以及位于本征层表面的第二应力层，其中，所述第一应力层的晶格常数小于本征层的晶格常数，所述本征层的晶格常数小于第二应力层的晶格常数，且载流子在第二应力层中的迁移率大于在本征层中的迁移率；在所述第二应力层表面形成栅极结构；刻蚀位于所述栅极结构两侧的叠层结构，形成沟槽；形成填充满所述沟槽的第三应力层，且所述第三应力层的晶格常数大于本征层的晶格常数。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||