发明名称 PROGRAMMABLE CONTROLLER
摘要 본 발명의 실시 형태는, FPGA를 사용하여 구성된 신호 처리 회로를 구비하는 프로그래머블 컨트롤러에 있어서, 당해 FPGA를 포함한 신호 처리 회로의 자기 진단과, 에러 검출 시의 수복 기능을 구비하는 프로그래머블 컨트롤러에 관한 것이다. 프로그래머블 컨트롤러에 있어서, 당해 FPGA를 포함한 신호 처리 회로의 자기 진단과, 에러 검출 시의 수복 기능을 구비하는 프로그래머블 컨트롤러를 제공하는 것을 목적으로 한다. 본 실시 형태의 프로그래머블 컨트롤러는, 제어 프로그램을 실행하는 CPU와, 상기 CPU의 외부 메모리와, 상기 CPU의 외부 입출력 디바이스를 구비하는 외부 디바이스와, 상기 제어 프로그램의 실행에 의하여, 상기 CPU가 상기 외부 디바이스에 기입하는 Write 데이터를 출력하는 출력 신호 및 상기 CPU가 상기 외부 디바이스로부터 판독하는 Read 데이터를 입력하는 입력 신호를 인터페이스하는 FPGA를 포함하는 FPGA 인터페이스 처리부와, 상기 CPU와 상기 FPGA 인터페이스 처리부 사이를 접속하는 CPU 버스와, 상기 FPGA 인터페이스 처리부와 상기 외부 디바이스를 접속하는, 쌍방향 패러렐 전송의 외부 입출력 버스를 구비하고, 상기 FPGA 인터페이스 처리부는, 상기 제어 프로그램을 실행하는 경우에 상기 입력 신호 및 상기 출력 신호를 인터페이스함과 함께, 상기 Write 데이터를 상기 외부 입출력 버스에 출력하는 제1 비교 타이밍 신호를 생성하고, 또한 상기 Read 데이터를 상기 CPU 버스에 출력하는 제2 비교 타이밍 신호를 생성하는 통상 인터페이스 처리 회로부와, 상기 CPU가 상기 CPU 버스를 통하여 출력한 제1 Write 데이터와, 당해 제1 Write 데이터를 상기 통상 인터페이스 처리 회로부가 처리하여 상기 외부 입출력 버스에 출력하는 제2 Write 데이터를, 상기 제1 비교 타이밍 신호에 의해 비교하여 일치/불일치를 판정하며, 또한 상기 외부 입출력 버스를 통하여 입력되는 당해 제1 Read 데이터와, 당해 제1 Read 데이터를 상기 통상 인터페이스 처리 회로부가 처리하여 상기 CPU 버스에 출력하는 당해 제2 Read 데이터를, 상기 제2 비교 타이밍 신호에 의해 비교하여 일치/불일치를 판정하는 비교 회로부를 구비하고, 상기 제어 프로그램의 실행 중에 상기 FPGA 인터페이스 처리부의 입출력 처리 동작의 불량을 자기 진단하도록 한 것을 특징으로 한다.
申请公布号 KR101606289(B1) 申请公布日期 2016.03.24
申请号 KR20140169448 申请日期 2014.12.01
申请人 가부시끼가이샤 도시바 发明人 히로타 다츠오
分类号 G06F11/22 主分类号 G06F11/22
代理机构 代理人
主权项
地址