一种基于m序列发生器的本原多项式伪随机序列发生器

摘要

本发明公开了一种基于m序列发生器的本原多项式伪随机序列发生器，包含设置本原多项式单元、多进制M比特参数设置单元、线性反馈逻辑单元、移位寄存器单元，还包含加法运算单元、常数累加单元、模2^M运算单元，加法运算单元对线性反馈逻辑单元的输出结果与常数累加单元中的常数项进行加法运算，并将结果输入到模2^M运算单元，模2^M运算单元的输出与移位寄存器单元的输入连接，移位寄存器单元的输出与线性反馈逻辑单元的输入连接，从而迭代产生M比特伪随机数组成的多进制伪随机序列。本发明通过简单的数学运算，能够得到周期为原m序列周期的2^M-1或2^M-2倍的多进制伪随机数组成的伪随机序列，增强了采用伪随机序列通信设备的安全性。

主权项

一种基于m序列发生器的本原多项式伪随机序列发生器，包含设置本原多项式单元、多进制M比特参数设置单元、线性反馈逻辑单元、移位寄存器单元、加法运算单元、模2^M运算单元，其特性在于还包含常数累加单元；其中设置本原多项式单元根据m序列选择设置本原多项式，从而决定线性反馈移位寄存器单元结构；多进制M比特参数设置单元根据用户需求进行设置，对应于数学的赋值运算；线性反馈逻辑单元将移位寄存器单元中对应于m序列本原多项式相应的寄存器中M比特伪随机数的实际值送入加法运算单元；加法运算单元即对线性反馈逻辑单元输送到加法运算单元的值进行加法运算并将结果输入到模2^M运算单元；模2^M运算单元的输出与移位寄存器单元的输入连接，移位寄存器的输出与线性反馈逻辑单元的输入连接，从而迭代产生M比特伪随机数组成的多进制伪随机序列；常数累加单元中设有常数项，加法运算单元对线性反馈逻辑单元的输出结果与常数累加单元中的常数项进行加法运算，再输入模2^M运算单元。