发明名称 具鳍式结构之半导体装置及其制造方法
摘要 明揭示一种制造半导体装置之方法,其包含提供一半导基板。该方法亦包含定义在该半导基板之至少一个区中之该半导基板之一表面处的一重掺杂区域,其中该重掺杂区域包含具有大于该半导基板之一掺杂浓度之一掺杂浓度之一重掺杂层。该方法亦包含在该半导基板上形成半导体材料之一额外层,该额外层包括一实质上未掺杂之层。该方法进一步包含对该半导基板应用一第一移除程序,以定义一未蚀刻部分及一蚀刻部分,其中该未蚀刻部分定义一鳍式结构,且该蚀刻部分通过该额外层延伸,且接着将该鳍式结构从其他结构隔离。
申请公布号 TWI527095 申请公布日期 2016.03.21
申请号 TW101128322 申请日期 2012.08.06
申请人 三重富士通半导体股份有限公司 发明人 霍夫曼 汤玛斯;汤普森 史考特E
分类号 H01L21/28(2006.01);H01L29/78(2006.01) 主分类号 H01L21/28(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项 一种制造半导体装置之方法,其包括:提供一半导基板;定义在该半导基板之至少一个区中的该半导基板之一表面处的一重掺杂区域,该重掺杂区域包括至少一个重掺杂层,该至少一个重掺杂层具有大于该半导基板之一掺杂浓度之一掺杂浓度及具一第一导电率类型;在该半导基板上形成半导体材料之一额外层,该额外层包括一实质上未掺杂之层;对该半导基板应用一第一移除程序,以定义在该至少一个区中之至少一个未蚀刻部分及至少一个蚀刻部分,该至少一个未蚀刻部分定义至少一个鳍式结构,且该至少一个蚀刻部分通过至少该额外层之厚度而延伸;在该至少一个蚀刻部分中形成具有一厚度之一介电体,该厚度经选择使得该至少一个鳍式结构中之该额外层保持暴露;及形成环绕该至少一个鳍式结构之该等暴露表面之一闸极。
地址 日本