发明名称 |
向量浮点引数之减少 |
摘要 |
浮点值执行向量归一化(vector normalisation)时,近似倒数值产生指令用于产生近似倒数值,该近似倒数值具有尾数1及由输入浮点数之指数域(exponent field)之按位元反演(bitwise inversion)给出之指数。使用乘法指令之经修改数字,该乘法指令除当带正负号零乘以带正负号无限从而产生带正负号预定取代值(诸如2)时以外,执行乘法,该乘法给出标准IEEE 754结果。该归一化操作可藉由计算缩放值(scaling value)来执行,该缩放值取决于使用近似倒数值产生指令之向量浮点值。然后可使用经修改乘法指令缩放输入分量中之每一输入分量,以产生由复数个经缩放分量形成之经缩放向量浮点值。因此可计算该经缩放向量浮点值之量值,且个别经缩放分量中之每一经缩放分量除以此量值以产生归一化向量浮点值。可将缩放值设定为2C,其中C为整数值,该整数值经选择以使得该复数个经缩放分量之平方和小于预定极限值。
|
申请公布号 |
TWI526928 |
申请公布日期 |
2016.03.21 |
申请号 |
TW100130131 |
申请日期 |
2011.08.23 |
申请人 |
ARM股份有限公司 |
发明人 |
克拉斯克赛门约翰;席米斯多明尼克雨果;奈斯塔哲恩 |
分类号 |
G06F7/487(2006.01);G06F9/28(2006.01) |
主分类号 |
G06F7/487(2006.01) |
代理机构 |
|
代理人 |
蔡坤财;李世章 |
主权项 |
一种用于处理资料的设备,该设备包含:处理电路系统,该处理电路系统经配置以对资料值执行处理操作;以及解码器电路系统,该解码器电路系统耦接至该处理电路系统且经配置以将程式指令解码,以产生控制讯号,该等控制讯号用于控制该处理电路系统以执行由该等程式指令规定之处理操作;其中该解码器电路系统将一近似倒数值(reciprocal value)产生指令解码以产生控制讯号,以控制该处理电路系统对具有一整数指数值(exponent value)E及一尾数值(mantissa value)M之一浮点数执行一处理操作,以产生具有一指数(exponent)C及一尾数之一近似倒数值,指数C取决于E,该尾数代表1;且其中E受制于一预定整数偏位(integer offset)O,且C为E之一按位元反演(bitwise inversion)。
|
地址 |
英国 |