发明名称 |
在区域中的IC测试结构及/或电子束目标垫的机会设置,否则该区域用于塡充单元、分接单元、去耦单元、划线及/或虚设塡料,以及包含相同元件的产品IC晶片 |
摘要 |
IC/晶圆包括另外的诊断、测试或监视结构,该等结构机会地设置于填充单元位置中、分接单元内、去耦单元内、划线区域内及/或虚设填料区内。改良制造制程在晶圆部署决定、重做决定、制程控制、良率学或故障诊断中利用来自此等一或多个结构之资料。
|
申请公布号 |
TW201611145 |
申请公布日期 |
2016.03.16 |
申请号 |
TW104119143 |
申请日期 |
2015.06.12 |
申请人 |
PDF对策公司 |
发明人 |
德印卓尼欧;西普力克斯丹尼斯J;林史蒂芬;黑格乔纳森;罗夫纳维亚切斯拉夫V;海斯克里斯托弗;布罗札克托马兹W;史托瓦司安杰伊J;董易谕;奇巴里安约翰K;李雪莉F;迈克尔斯奇蒙W;史托瓦司马辛A;奥沙利文康纳;简麦胡尔 |
分类号 |
H01L21/66(2006.01);G01R31/26(2014.01);G01N23/225(2006.01) |
主分类号 |
H01L21/66(2006.01) |
代理机构 |
|
代理人 |
蔡坤财;李世章 |
主权项 |
一种IC制造制程,其包含至少以下步骤:使一产品IC晶圆经受初始制造步骤;藉由自与复数个测试结构中之每一者相关联的一电子束垫选择性地采样少于十个像素而在不进行连续扫描之情况下自该等测试结构获得电子束受激励量测值;以及,至少部分地基于自该等测试结构获得的量测值,选择性地使该晶圆经受另外的制造步骤。
|
地址 |
美国 |